电工技术学报  2017, Vol. 32 Issue (20): 171-178    DOI: 10.19595/j.cnki.1000-6753.tces.170367
电力电子 |
一种消除反馈延迟的全数字锁相环
孙高阳, 刘亚静, 李秉格, 朱玉龙, 范瑜
北京交通大学电气工程学院 北京 100044
An All-Digital Phase-Locked Loop with Compensating Feedback Unit Delay
Sun Gaoyang, Liu Yajing, Li Bingge, Zhu Yulong, Fan Yu
School of Electrical Engineering Beijing Jiaotong University Beijing 100044 China
全文: PDF (21003 KB)  
输出: BibTeX | EndNote (RIS)      
摘要 针对传统数字锁相环存在的反馈滞后造成系统动、静态性能退化的问题,提出一种消除反馈滞后一拍的方法,以无反馈滞后理想数字锁相环为参考模型,利用数字锁相环当前输出与上一时刻输出,计算得到与理想数字锁相环一致的结果,从而消除反馈滞后一拍。所提出的锁相环仅以两个乘法器的额外开销即可大幅增强锁相环的稳定性,并且使在s域内设计的性能指标能够在z域内严格实现,克服了传统数字锁相环性能退化的问题。仿真和实验结果表明,所提改进的数字锁相环阶跃响应和频率特性均与理想数字锁相环一致,显著提高了锁相环性能,所提新算法增加的计算量较少,具有较大的实际应用价值。
服务
把本文推荐给朋友
加入我的书架
加入引用管理器
E-mail Alert
RSS
作者相关文章
孙高阳
刘亚静
李秉格
朱玉龙
范瑜
关键词 锁相环反馈滞后一拍滞后补偿动态性能    
Abstract:The feedback unit delay in conventional digital PLL causes adverse effects to system steady-state and dynamic performance. Therefore, referred to ideal digital PLL without feedback delay, an improved digital PLL was proposed utilizing the present and previous outputs of PLL to calculate the ideal output. The proposed novel PLL with merely two additional multipliers can improve the system stability dramatically. Moreover, the performance indexes designed in s domain can be implemented strictly in z domain, to overcome the performance degeneration in conventional PLL. Simulation and experimental results show that both step response and frequency response of the novel digital PLL accord with those of the ideal digital PLL. The novel digital PLL improves the performance significantly with low computational burden, which implies its considerable practical value.
Key wordsPhase-locked loop (PLL)    feedback unit delay    delay compensation    dynamic performance   
收稿日期: 2017-04-01      出版日期: 2017-10-30
PACS: TM46  
基金资助:国家自然科学基金(51407005),高等学校博士学科点专项科研基金(20130009120032)和中央高校基本科研业务费(2016JBM056)资助项目
通讯作者: 刘亚静 男,1981年生,博士,讲师,研究方向为电机数字控制系统集成化设计、伺服系统、运动控制IP核等。E-mail: lyajing@bjtu.edu.cn   
作者简介: 孙高阳 男,1994年生,硕士研究生,研究方向为伺服电机控制系统。E-mail: 15121468@bjtu.edu.cn
引用本文:   
孙高阳, 刘亚静, 李秉格, 朱玉龙, 范瑜. 一种消除反馈延迟的全数字锁相环[J]. 电工技术学报, 2017, 32(20): 171-178. Sun Gaoyang, Liu Yajing, Li Bingge, Zhu Yulong, Fan Yu. An All-Digital Phase-Locked Loop with Compensating Feedback Unit Delay. Transactions of China Electrotechnical Society, 2017, 32(20): 171-178.
链接本文:  
https://dgjsxb.ces-transaction.com/CN/10.19595/j.cnki.1000-6753.tces.170367          https://dgjsxb.ces-transaction.com/CN/Y2017/V32/I20/171