图1 基于常通型SiC JFET器件级联的中压直流SSCB拓扑结构
Fig.1 The medium-voltage DC SiC SSCB topology based on cascaded normally-on SiC JFETs
摘要 基于常通型碳化硅（SiC）结型场效应晶体管（JFET）的固态断路器（SSCB）短路故障隔离情况下，主电路与SiC JFET器件寄生参数耦合作用产生的寄生振荡会影响SSCB稳定性，甚至威胁其安全运行。该文对基于常通型SiC JFET器件级联的中压直流SSCB振荡稳定性进行详细理论分析，并提出一种稳定性提升方法。首先，分析SiC SSCB短路故障关断时级联SiC JFET器件漏源极、栅源极电压振荡现象及关键参数耦合对其动态行为的影响。其次，构建SiC SSCB小信号模型，推导闭环传递函数并分析寄生参数交互作用下的失稳机理。再次，为改善短路故障隔离时SiC SSCB的电压振荡幅值，提出改进级联SiC JFET器件栅源极总容抗方法以减小寄生参数对电压振荡的影响。最后，利用搭建的1.5 kV/63 A SiC SSCB实验样机及实验平台，验证了所提方法的有效性，为提升SiC SSCB的运行可靠性和级联SiC JFET器件动静态电压均衡提供了有力支撑。
关键词：直流配电网 固态断路器 SiC JFET 振荡机理 稳定性分析
随着“双碳”战略目标的推进，以风电、光伏、储能为代表的分布式能源及数据中心、轨道交通等直流负荷呈现规模化接入直流配电网趋势[1-3]。相较于传统交流系统，直流配电网在分布式能源消纳、电能质量调控及系统能效提升等方面展现出显著优势，逐渐成为构建高比例新能源电力系统的重要载体[4-5]。固态断路器（Solid State Circuit Breaker, SSCB）作为直流配电网故障保护的关键装置，在确保系统安全可靠运行方面起着至关重要的作用。近年来，随着宽禁带半导体技术的快速发展，基于碳化硅（Silicon Carbide, SiC）功率器件的直流SSCB受到诸多科研工作者的广泛关注[6-10]。与传统机械直流断路器相比，SiC SSCB具有导通损耗低、安全工作区宽、开关速度快、高温性能优等特点[7]，在对保护速动性和可控性要求较高的直流配电系统中具有良好的应用场景。
目前主流的商用SiC器件额定电压为1.2 kV，SiC SSCB在中压场合应用时其主开关SiC器件串联运行是一种可行的方案[11]。但如何实现级联SiC功率器件之间的电压平衡分布仍是亟待解决的技术难题。基于此，文献[12]提出一种基于常通型SiC结型场效应晶体管（Junction Field-Effect Transistor, JFET）串联运行的中压直流SSCB，该SSCB利用RC缓冲电路和齐纳二极管实现串联器件之间的电压平衡。但随着串联器件数量的增加，齐纳二极管数量也成倍增加，从而增加了SSCB的损耗和成本。为进一步优化常通型SiC JFET器件串联运行时的电压平衡效果，文献[13]利用电容耦合原理提出了一种基于常通型SiC JFET串联结构的中压直流SSCB及可编程驱动电路。该SSCB可实现串联SiC JFET器件在故障隔离期间的动静态电压平衡，降低了成本和拓扑复杂性。文献[14]提出一种基于常通型SiC JFET串联模块的中压直流SSCB，该拓扑由5个SiC JFET器件串联构成子模块，每个子模块由一个驱动电路直接控制，其驱动电路中的反馈控制电路、RC缓冲电路和分压电路可实现子模块间的电压平衡。上述文献主要对常通型SiC JFET器件在SSCB中串联应用时的拓扑及驱动电路进行了研究，为中压直流系统故障保护的发展奠定了基础。
然而，SiC SSCB在故障电流快速关断过程中，由于主电路与SiC器件内部及其封装寄生参数的耦合作用，往往会产生较强的电压或电流振荡。且SiC器件开关过程中较高的dv/dt、di/dt特性和寄生参数耦合使振荡现象进一步加剧，导致SiC SSCB关断瞬间出现过电压尖峰、驱动信号的电磁干扰，进而导致器件误触发或损坏[15]。因此，为了探究SiC器件开关过程导致的振荡稳定性问题，文献[16]分析了SiC金属氧化物半导体场效应晶体管（Metal Oxide Semiconductor Field-Effect Transistor, MOSFET）寄生参数对电流振荡路径的影响机理，并提出一种基于振荡源激励的开关振荡优化原理以减弱寄生参数的影响。文献[17]通过改进SiC复合P-I-N肖特基二极管（Merged P-I-N Schottky diodes, MPS）的物理模型，研究了寄生参数对SiC MPS开关特性的影响，并提出一种考虑寄生参数的建模方法。文献[18]提出一种适用于SiC MOSFET器件的钳位振荡抑制方法，通过优化RC缓冲电路参数有效抑制SiC MOSFET器件的栅源极电压振荡幅值。文献[19]通过建立SiC器件的栅极振荡等效模型，分析了寄生电感对SiC器件栅极振荡的影响，提出一种寄生电感优化原则以提高SiC器件的稳定性。文献[20]提出基于SiC MOSFET器件串联的中压直流SSCB拓扑，通过建立小信号模型揭示了能量吸收阶段电容耦合机制引发的自持振荡机理。文献[21]研究了基于SiC MOSFET功率模块并联的SSCB在高应力关断过程中的稳定性问题。通过建立状态空间模型并提出开关轨迹优化方法，揭示了器件跨导非线性与寄生参数耦合对高频振荡的影响机制，有效地提高了SSCB的短路关断能力。文献[22]利用缓冲电路复用理论提出一种基于常通型SiC JFET器件级联的中压直流SSCB，所提SiC SSCB实现了主开关级联器件在故障关断期间的动静态电压平衡。但由于SiC JFET器件寄生电容、主电路寄生电感与RC缓冲电路形成的RLC回路易引起SiC SSCB故障隔离期间的电压振荡，影响了SiC SSCB的稳定运行。
基于此，本文搭建了基于常通型SiC JFET器件级联的中压直流SSCB的小信号模型，推导了小信号模型的传递函数并运用广义奈奎斯特（Nyquist）稳定性判据，揭示了寄生参数与缓冲电路交互作用下SiC SSCB的失稳机理。同时，提出一种适用于SiC SSCB的稳定性提升方法，有效地抑制了电压振荡幅值并改善稳定性。最后搭建了1.5 kV/63 A SiC SSCB样机及实验平台，对比分析了优化前后SiC SSCB拓扑在短路故障条件下的关断特性。实验结果表明，优化后的SiC SSCB能在短路故障条件下实现可靠关断，实现了级联SiC JFET器件的动静态电压均衡，并有效地抑制了关断过程中的电压振荡。
本文所提基于常通型SiC JFET器件级联的中压直流SSCB拓扑结构如图1所示。图1中，拓扑结构主要由故障检测电路、控制电路、RC缓冲电路以及主开关常通型SiC JFET器件等部分构成。故障检测电路可实时采样流经SiC SSCB主电路的电流信号，并将其转换为与电流量成正比的电压信号，再输送给后端的信号处理电路。控制电路由主控单元与驱动执行单元构成，通过数字隔离通道接收并处理来自故障检测电路的信号。RC缓冲电路可吸收SiC SSCB关断瞬间SiC JFET器件漏源极电压尖峰，避免因过高的电压应力而导致器件损坏。
图1 基于常通型SiC JFET器件级联的中压直流SSCB拓扑结构
Fig.1 The medium-voltage DC SiC SSCB topology based on cascaded normally-on SiC JFETs
该拓扑利用单栅极驱动电路构建稳压二极管与压敏电阻（Metal Oxide Varistors, MOV）的协同关断机制，实现了对级联常通型SiC JFET器件的可靠关断及控制。当图1中直流负载侧P处发生短路故障时，SiC SSCB驱动电路向主开关器件Q1的栅源极发送偏置电压信号（-15 V）使其稳定关断。此过程中器件Q1缓冲电容CDS1吸收故障能量使其漏源极电压Vds1逐渐升高，当Vds1达到MOV1的压敏电压时，MOV1导通并建立电流泄放路径。此时主电路少部分电流转移至MOV1支路并流经稳压二极管VD1使其进入反向偏置工作状态，并向Q2栅源极提供稳定的反向偏置电压，从而确保Q2快速进入关断状态。Q2关断后，其漏源极电压升高，再次触发MOV2导通，使Q3也依次关断。当所有级联的SiC JFET器件关断后，SSCB完全截止，短路电流被快速切断。
基于常通型SiC JFET器件级联的中压直流SSCB主开关SiC JFET器件的动态均压特性与级联器件的参数耦合密切相关。为了分析中压直流SiC SSCB电压及电流振荡现象，基于OrCAD/Pspice仿真软件搭建中压直流SiC SSCB仿真模型，如图2所示。直流母线电压Vdc设置为750 V，故障电阻Rfault设置为5 W，其他元器件基础参数见表1，中压直流SiC SSCB仿真模型如图3所示。
图2 中压直流SiC SSCB仿真模型
Fig.2 Simulation model of medium-voltage DC SiC SSCB
表1 中压直流SSCB仿真模型主要元器件参数
Tab.1 The main components and parameters of the medium-voltage DC SSCB simulation model
参 数数值 (型号) Q1, Q2, Q3UJ3N120035K3S (1 200 V/63 A) VD1, VD2齐纳电压/V15 MOV1, MOV2, MOV3压敏电压/V225 Vdc/V750 Rg1/W10 Llimit/mH28 CDS1, CDS2, CDS3/nF220 RDS1, RDS2, RDS3/W10
由图3可知，假设t=20 ms时刻发生短路故障，故障电流iDS逐渐增大至约150 A，此时SiC SSCB响应故障并关断。关断过程中级联SiC JFET器件的漏源极电压Vds1～Vds3和栅源极电压Vgs1～Vgs3均出现不同程度的振荡，其中Vds1～Vds3的瞬态峰值可达约450 V。当Q1关断过程中，其缓冲电容电压迅速上升，其充电电流iDS1峰值约为20 A，当Q1漏源极电压Vds1升高至MOV1的压敏电压时，MOV1导通，少部分电流流经稳压二极管VD1，其电流iVD1峰值约为1.5 A。同等条件下，在t=140 ms时SiC SSCB恢复导通，Vds1～Vds3与Vgs1～Vgs3均无明显振荡。当下级SiC JFET器件Q1进入关断状态时，上级SiC JFET器件Q2、Q3的漏源极电压将经历快速阶跃变化，此电压变化会通过器件Q1漏源极并联的RC缓冲电路与器件Q2、Q3内部寄生电感形成复杂的电磁能量交换路径。即由器件Q1的缓冲电容CDS1、缓冲电阻RDS1、器件Q2、Q3的寄生电容和封装寄生电感以及系统回路等效电感共同构成二阶RLC网络，并在开关瞬态过程中产生高频电流环流。该回路中储能元件（电感和电容）的初始能量不匹配与参数失谐，会导致系统在瞬态关断阶段出现明显的欠阻尼特性，进而诱发具有指数衰减包络的电压振荡现象。这种高频振荡不仅会加剧级联SiC JFET器件的动态电压应力，还会通过电磁干扰影响系统的稳定运行，其振荡频率主要取决于SiC SSCB的总寄生感抗，而衰减程度则受缓冲电阻阻值和回路等效电阻的共同影响。
图3 中压直流SiC SSCB仿真波形
Fig.3 Simulation waveforms of medium-voltage DC SiC SSCB
在SiC SSCB关断过程中，当级联SiC JFET器件的漏源极电压Vds＞Vdc/3时，缓冲电容CDS1、CDS2和CDS3中储存的电场能量通过谐振回路由缓冲电路向线路等效电感Llimit转移；反之，当Vds＜Vdc/3时，电感中的磁场能量则通过同一路径转移至缓冲电容。这一周期性能量交换过程即表征为二阶RLC振荡系统的固有属性，导致SiC JFET器件漏源极电压Vds、栅源极电压Vgs及漏极电流Id振荡，其动态行为由以下关键参数耦合作用主导：
（1）谐振激励源：SiC JFET器件的本征寄生电容Coss=Cds+Cgd与缓冲电容CDS并联构成等效谐振电容Cres=Coss+CDS。
（2）谐振路径阻抗：SiC SSCB主回路杂散电感Lstray与线路等效电感Llimit串联形成总感抗Lres= Lstray+Llimit。
（3）阻尼衰减因子：故障电阻Rfault与缓冲电阻RDS共同决定系统阻尼比z，它们之间的关系为
（1）
其中
（2）
式中，Rdamp为谐振路径总电阻。上述参数满足式（3）时将引发衰减振荡，其幅值衰减率由阻尼比z决定。
（3）
式中，fosc为振荡频率。
为进一步量化分析SiC SSCB关断时的振荡机理，需进一步分析振荡波形的传播路径。因此，在SiC SSCB关断期间且Vds1＞Vdc/3时，缓冲电容能量反向流动，此时振荡电流idc路径为如图4所示的中压直流SiC SSCB关断期间的能量转移路径中红色虚线所示，SiC SSCB关断期间的状态微分方程为
（4）
式中，idc为谐振路径振荡电流。状态微分方程的特征方程为
图4 中压直流SiC SSCB关断期间的能量转移路径
Fig.4 Energy transfer path of medium-voltage DC SiC SSCB during turn-off period
（5）
其中
（6）
此时可求得微分方程的解为
（7）
其中
（8）
（9）
（10）
（11）
式中，
为无阻尼固有频率；
为阻尼振荡的角频率。此时，SiC JFET器件Q2的漏源极电压可表示为
（12）
式中，Vds2为器件Q2的漏源极电压，Vds2(0)=Vdc/3。
从式（7）和式（12）可看出，当阻尼比z＜1时，电流idc和SiC JFET器件漏源极电压振荡持续且幅值衰减，SiC SSCB处于欠阻尼状态。当阻尼比z＞1时，电流idc和SiC JFET器件漏源极电压无振荡，SiC SSCB处于过阻尼状态。
在1.2节振荡机理研究中，中压直流SiC SSCB关断过程呈现的ms级电压与电流振荡现象，本质上源于SiC器件非线性开关特性与寄生参数的耦合效应。为研究影响SiC SSCB振荡的关键参数，亟须构建准确的动态数学模型对SiC SSCB的电路参数进行量化分析。因此，为简化建模过程并结合文献[23-25]提出的非线性建模方法，建立基于两个常通型SiC JFET器件级联的中压直流SSCB小信号模型如图5所示，具体元件参数见表2。图5中，MOV建模等效为封装引线电感Lv、极间电容Cv及导通电阻Rv构成的串联RLC网络，稳压二极管由其结电容CVD等效替代，针对SiC SSCB拓扑中下级器件Q1与上级器件Q2的不同工作状态，分别建立其等效模型。由于Q2关断受稳压二极管反向恢复影响，其漏极电流id2受沟道调制效应主导，此时可等效为电压控制电流源为
（13）
式中，gm为SiC JFET器件跨导。器件Q1主要由驱动电路电压信号控制，当其栅源极施加偏置电压（Vgs1=-15 V）而完全关断时，可等效为输出电容Coss1与封装电感LQ1串联。
图5 基于常通型SiC JFET器件级联的中压直流SSCB小信号模型
Fig.5 The medium-voltage DC SSCB small-signal model based on cascaded normally-on SiC JFET devices
由式（13）可知，器件Q2栅源极电压Vgs2与漏极电流id2之间的关系可用函数表示，因此将Vgs2和id2分别看作输入和输出量，可得函数表达式为
（14）
表2 小信号模型元件参数
Tab.2 Component parameters for small signal models
参 数数 值 Coss1/pF154 Cgs2/pF874 Cgd2/pF146 CVD1/pF50 CDS1, CDS2/nF2.2 Lv2/nH5 RDS1, RDS2/W200 gm/S9.8 Cv1, Cv2/pF330 LQ1/nH10 Ls2, Ld2, Lg2/nH5 Llimit/mH100 Lv1/nH5 Rv1, Rv2/W1 Rline/W1
此时，式（14）可用如图6所示反馈系统框图描述。其中，通过d(s)表示Vgs2受外界干扰时引发的振荡增量。利用A(s)表征功率器件开关动态对主回路阻抗的调制作用，可表示为
（15）
式中，A(s)为放大增益。
图6 反馈系统框图
Fig.6 Feedback system block diagram
图6中，利用函数H(s)描述SiC JFET器件漏极电流id2通过寄生参数耦合至栅极的路径，可表示为
（16）
式中，H(s)为反馈函数。因此，根据式（14）～式（16）可得到SiC SSCB小信号模型的闭环传递函数为
（17）
式中，T(s)为传递函数。
由于反馈函数H(s)与系统输入阻抗相关联，为简化计算，首先对SiC SSCB原始小信号模型进行等效变换。即可通过合并同类阻抗元件，最终得到如图7所示的中压直流SiC SSCB简化小信号模型型。在简化小信号模型中
（18）
（19）
（20）
（21）
（22）
式中，Cgd2为栅漏极电容；Cgs2为栅源极电容；ai（i=0, 1, 2, 3, 4）、bj（j=0, 1, 2, 3, 4）、ck（k=0, 1, 2, 3, 4）和dl（l=0, 1, 2, 3, 4）见附录。
图7 中压直流SiC SSCB简化小信号模型
Fig.7 The simplify small signal model for medium-voltage DC SiC SSCB
此时，利用节点电压法可得到系统的传递函数T(s)为
（23）
其中
（24）
（25）
（26）
（27）
根据式（23）中的SiC SSCB闭环传递函数T(s)，推导其开环传递函数L(s)为
（28）
此时，利用SiC SSCB闭环传递函数T(s)和开环传递函数L(s)分别绘制零极点图和奈奎斯特图即可分析判断系统的稳定性，其闭环传递函数T(s)的零极点分布如图8所示。由图8可知，闭环传递函数T(s)有一对明显的极点位于复平面的右半平面，即闭环系统存在两个不稳定极点，可证实在当前参数下系统处于不稳定状态。
图8 中压直流SiC SSCB闭环传递函数T(s)的零极点图
Fig.8 Pole-zero plots of the closed-loop transfer function T(s) for medium-voltage DC SiC SSCB
此时开环传递函数L(s)的奈奎斯特曲线如图9所示。由图9可知，奈奎斯特曲线在复平面上存在绕过点 (-1, 0) 的行为。即当频率增加时，奈奎斯特曲线的轨迹在实轴附近产生了顺时针方向的包围，并包围了 (-1, 0) 点2次。根据奈奎斯特判据，圈绕次数
。由2.1节给出的G1、G2、G3的分母多项式可以看出其系数均为正值，表明上述多项式的根均位于左半平面（假定无特殊不稳定零点导致的右半平面根）。因此，可以合理地假设开环传递函数L(s)没有位于右半平面的极点，即开环不稳定极点数
，因此闭环不稳定极点数
。由此验证了零极点图的结果，即系统闭环传递函数T(s)具有2个不稳定极点，因而当前参数下系统是不稳定的。
图9 中压直流SiC SSCB开环传递函数L(s)的奈奎斯特曲线
Fig.9 Nyquist plots of the open-loop transfer function L(s) for medium-voltage DC SiC SSCB
第2.2节中利用零极点图和奈奎斯特图分析发现，SiC SSCB小信号模型闭环传递函数在当前参数配置下处于不稳定状态。因此，为了提升系统稳定性，提出一种基于常通型SiC JFET器件级联的中压直流SSCB优化拓扑，如图10所示。该拓扑在器件Q2和Q3的栅源极并联电容C1和C2以提高系统的总容抗，使SiC SSCB工作在过阻尼状态。在SiC SSCB关断过程中，该电容能配合缓冲电路有效吸收部分振荡能量，而抑制漏源极尖峰电压。同时可为驱动电路提供附加充电回路，降低器件栅源极电路的电压和电流应力，使级联SiC JFET器件工作在更安全的范围内并降低损坏风险。
图10 基于常通型SiC JFET器件级联的中压直流SiC SSCB优化拓扑
Fig.10 The optimized topology of medium-voltage DC SSCB based on cascaded normally-on SiC JFET devices
根据小信号模型重新计算SiC SSCB优化拓扑的闭环传递函数
和开环传递函数
，并绘制相应的零极点图和奈奎斯特图对比分析优化前后系统的稳定性变化。根据式（23）可推导优化后SiC SSCB的传递函数为
（29）
因此，可进一步得到闭环传递函数的开环传递函数为
（30）
其中
（31）
（32）
（33）
（34）
由式（29）可知，在器件Q2栅源极并联电容C1后其闭环传递函数分母的多项式系数增加，此时系统阻尼比增加。并联电容C1直接参与器件Q2栅源极电压的反馈路径，并随其容值增大而降低反馈回路的幅频响应，从而减缓系统高频响应速度以降低栅源极电压对扰动的敏感性，最终有效抑制因寄生参数耦合引起的放大效应。
以器件Q2栅源极并联电容C1从0增加到20 nF为例，即等效增大器件Q2栅源极寄生电容Cgs2，可得到优化后系统的零极点变化轨迹及奈奎斯特曲线对比如图11和图12所示。由图11可知，在SiC SSCB拓扑优化前，系统存在2个不稳定极点p1、p2以及1个临界极点p3。优化后，随着C1的容值增大，3个极点移动到
、
、
处。即增加栅源极并联电容C1后且C1的容值增大时，优化前的2个不稳定极点和1个临界极点逐渐移至左半平面，系统由不稳定转为稳定状态。图12中，蓝色虚线为SiC SSCB拓扑优化前开环传递函数L(s)的奈奎斯特曲线，红色实线为优化后开环传递函数L(s)的奈奎斯特曲线。由图12可知，SiC SSCB拓扑优化前，奈奎斯特曲线绕过 (-1, 0) 点两次，与存在2个右半平面极点相对应。优化后奈奎斯特曲线不再环绕 (-1, 0)点，满足稳定判据，表明此时SiC SSCB处于稳定状态。
图11 中压直流SiC SSCB拓扑优化前后闭环传递函数
极点的移动轨迹
Fig.11 Trajectory of pole movement for the closed-loop transfer function of medium-voltage DC SiC SSCB before and after topology optimization
图12 中压直流SiC SSCB拓扑优化前后开环传递函数
奈奎斯特曲线对比
Fig.12 Comparison of Nyquist plots for the open-loop transfer function of medium-voltage DC SiC SSCB before and after topology optimization
为研究SiC JFET器件栅源极并联电容C1和C2的稳定边界取值，利用闭环传递函数
得到不同电容C1（6～50 nF）取值时系统的零极点变化轨迹，如图13所示。由图13可知，当电容C1=6 nF时，传递函数的3个主导极点p4、p5、p6位于虚轴附近。且随着C1容值增大至50 nF时，极点p4、p5、p6向坐标轴左半平面移动，并分别移动至
、
、
处。与图11相比，当电容C1由20 nF继续增加至50 nF，主导极点位置变化速度明显减缓。因此，随着栅源极并联电容C1增大且容值大于6 nF时主导极点位于左半平面，可保证系统的稳定性。当增大栅源极并联电容容值后，系统的阻尼比提高，有效地减少了因寄生电感和电容引起的电压振荡幅值，从而提高SiC SSCB的稳定性和可靠性。但由于并联电容对栅源极电压变化的缓冲作用，SiC SSCB的关断速度会略有降低。因此，在同时提升系统稳定性和保障故障响应速动性条件下，电容C1和C2的取值需折中选择。
图13 器件J2栅源极并联电容C1增加时（6～50 nF）闭环传递函数极点的移动轨迹
Fig.13 The movement trajectory of the pole of the closed-loop transfer function when the parallel capacitance C1 of the gate source pole of the device J2 increases (6 nF to 50 nF)
为了进一步验证中压直流SiC SSCB优化拓扑对电压振荡抑制的有效性，研制了基于三个常通型SiC JFET器件级联的1.5 kV/63 A中压直流SSCB样机，如图14a所示。实物和直流故障实验平台简化原理分别如图14b和图15所示，SiC SSCB样机及实验平台主要元件参数见表3。
图14 中压直流SiC SSCB样机及实验平台
Fig.14 Image of medium-voltage DC SSCB and experimental platform
图15 直流故障实验平台简化原理
Fig.15 Simplified schematic of DC fault test set-up
表3 中压直流SiC SSCB样机及实验平台主要元件参数
Tab.3 The main component parameters of the medium- voltage DC SiC SSCB prototype and the test set-up
参 数数值 (型号) SiC JFETUJ3N120035K3S (1 200 V/63 A) 栅极电阻Rg1/W10 缓冲电阻RDS1, RDS2, RDS3/W10 缓冲电容CDS1, CDS2, CDS3/nF220 压敏电阻MOV1, MOV2, MOV3电压/V225 栅源极并联电容C1/nF10 C2/nF20 稳压二极管VD1, VD2电压/V15 直流母线电压Vdc/V750 直流母线电容Clink/mF2.2 限流电阻Rlimit/W100 线路等效电感Llimit/mH0.028
由于实验室条件限制，本次实验的直流母线电压最大值为750 V，该条件下测试结果不会影响级联SiC JFET器件的电压均衡验证。图15所示的直流故障测试电路中，开关S1通过限流电阻Rlimit将直流母线电容Clink与直流电源连接并将电容Clink充电至电压Vdc达750 V。随后，电容Clink通过开关S1连接至SiC SSCB进行后续的直流故障测试。当开关S2导通时，利用电容Clink放电过程来模拟直流故障以测试所提SiC SSCB的故障动态响应性能。
直流故障时SiC SSCB拓扑优化前的主开关常通型SiC JFET器件的漏源极电压、栅源极电压、故障电流响应波形如图16所示。图16中，Vds1、Vds2和Vds3分别为器件Q1、Q2和Q3的漏源极电压，iDS为流经SiC SSCB的故障电流，VDS为三个级联SiC JFET器件漏源极总电压。直流母线电压Vdc设置为750 V，故障电阻Rfault为5 W。
图16 优化前中压直流SiC SSCB故障响应波形
Fig.16 The fault response waveforms of medium-voltage DC SiC SSCB before optimization
由图16a可知，当直流故障发生后，故障电流iDS快速上升至约150 A。此时，SiC SSCB驱动电路快速响应并向器件Q1栅源极发送-15 V关断电压信号，级联SiC JFET器件Q1、Q2、Q3依次关断。器件Q1、Q2和Q3漏源极电压Vds1、Vds2和Vds3由零快速上升，在关断初期均产生严重的电压振荡，其电压振荡峰值均达420 V，并经历多个振荡周期后逐渐衰减并稳定在约250 V，实现了较好的静态均压。SiC SSCB关断过程响应时间约为18 ms。同等条件下，在SiC SSCB关断约100 ms后使其SiC SSCB恢复导通，电压Vds1、Vds2和Vds3由250 V下降至零，其开通过程均无明显振荡。由图16b可知，三个级联SiC JFET器件漏源极总电压VDS在关断初期产生极大的电压过冲，并经历多个振荡周期后逐渐衰减至约750 V，与直流母线电压基本保持一致。同时，器件Q1、Q2和Q3栅源极电压Vgs1、Vgs2和Vgs3在由零下降至-15 V过程中会经历峰值超过-20 V的瞬时振荡过程，最终在稳压二极管的钳位作用下稳定至-15 V。SiC SSCB恢复导通过程中，电压VDS由约750 V快速下降至零，电压Vgs1、Vgs2和Vgs3由-15 V增大至零，无明显振荡。
当栅源极并联电容C1和C2均设置为10 nF，直流母线电压Vdc为750 V，故障电阻为5 W时，SiC SSCB拓扑优化后的直流故障响应波形如图17所示。由图17a可知，直流故障发生后，故障电流iDS快速上升至约150 A。此时，SiC SSCB驱动电路向器件Q1栅源极发送-15 V关断电压信号促使器件Q1、Q2、Q3依次关断。同时，电压Vds1、Vds2和Vds3由零快速上升至峰值约280 V，并在经历小幅振荡后稳定至约250 V，电压冲击和振荡现象明显改善且实现了较好的静态均压。SiC SSCB关断过程响应时间约为20 ms。同等条件下，SiC SSCB开通过程均无明显振荡。由图17b可知，SiC SSCB关断过程中三个级联SiC JFET器件漏源极总电压VDS由零快速上升至峰值约850 V。相比优化前振荡峰值大幅降低，且经历较少振荡周期后稳定至约750 V。同时，器件Q1、Q2和Q3栅源极电压Vgs1、Vgs2和Vgs3由零下降至-15 V时其下降趋势平稳，未出现明显的电压振荡。且在SiC SSCB恢复导通过程中，电压VDS、Vgs1、Vgs2和Vgs3均无明显振荡。
图17 优化后中压直流SiC SSCB故障响应波形（C1=C2=10nF，Rfault=5 W）
Fig.17 The fault response waveforms of optimized medium-voltage DC SiC SSCB under C1=C2=10 nF, Rfault=5 W
当栅源极并联电容C1和C2均设置为10 nF，直流母线电压Vdc为750 V，故障电阻为10 W时，SiC SSCB拓扑优化后的直流故障响应波形如图18所示。图18a中，直流故障发生后，故障电流iDS快速上升至约75 A。此时，SiC SSCB快速响应故障，器件Q1、Q2、Q3依次关断。此过程中电压Vds1、Vds2和Vds3由零快速上升至峰值约280 V，并在经历小幅电压冲击后稳定至约250 V，电压冲击和振荡现象明显改善且实现了较好的静态均压。SiC SSCB关断过程响应时间约为20 ms。同等条件下，SiC SSCB开通过程均无明显振荡。图18b中，电压VDS、Vgs1、Vgs2和Vgs3变化趋势与图17b基本一致，均无明显振荡。
图18 优化后中压直流SiC SSCB故障响应波形（C1=C2=10 nF，Rfault=10 W）
Fig.18 The fault response waveforms of optimized medium-voltage DC SiC SSCB under C1=C2=10 nF, Rfault=10 W
当栅源极并联电容C1和C2均设置为20 nF，直流母线电压Vdc=750 V，故障电阻为5 W时，SiC SSCB拓扑优化后的直流故障响应波形如图19所示。由图19a可知，当直流故障电流iDS快速上升至约150 A时，SiC SSCB驱动电路向器件Q1栅源极发送-15 V关断电压信号促使器件Q1、Q2、Q3依次关断。此过程中电压Vds1、Vds2和Vds3由零快速上升至约280 V峰值后逐渐稳定至约250 V，振荡现象明显改善且实现了较好的静态均压。SiC SSCB关断过程响应时间约为30 ms。同等条件下，SiC SSCB开通过程亦均无明显振荡。图19b中，SiC SSCB关断时三个级联SiC JFET器件漏源极总电压VDS出现较小的电压过冲，峰值约800 V，且最终稳定至约750 V。器件Q1、Q2和Q3栅源极电压Vgs1、Vgs2和Vgs3亦未出现明显的电压振荡，且在SiC SSCB恢复导通过程中，电压VDS、Vgs1、Vgs2和Vgs3均无明显振荡。
图19 优化后中压直流SiC SSCB故障响应波形（C1=C2=20 nF，Rfault=5 W）
Fig.19 The fault response waveforms of optimized medium-voltage DC SiC SSCB under C1=C2=20 nF, Rfault=5 W
SiC SSCB拓扑优化后的实验结果表明，由于SiC JFET器件栅源极并联电容对驱动回路的动态补偿作用，SiC SSCB关断过程中级联SiC JFET器件的漏源极和栅源极电压振荡得到了有效抑制，且MOV钳位过程的稳定性明显改善。但随着并联电容的增大，SiC SSCB的故障响应时间会略有增加。因此，合理选择栅源极并联电容C1和C2，可保障系统稳定性和故障响应速动性。
针对基于常通型SiC JFET器件级联的中压直流SSCB故障隔离过程中因其寄生参数耦合作用所导致的电压振荡问题，深入研究了SiC SSCB短路故障关断时的电压振荡机理，并建立SiC SSCB小信号模型推导系统传递函数，利用奈奎斯特稳定性判据揭示寄生参数与缓冲电路参数耦合导致系统失稳的内在机理。最后，提出一种适用于SiC SSCB的振荡稳定性提升方法，并通过搭建的1.5 kV/63 A SiC SSCB样机和实验平台验证了所提方法的有效性，主要结论如下：
1）常通型SiC JFET器件内部及母线的寄生电感、电容耦合是导致电压振荡的关键因素，即寄生参数的不匹配会引起SiC SSCB故障关断时级联器件间能量分配不均衡，诱发自振荡现象，从而影响系统的稳定性。
2）在级联常通型SiC JFET器件的栅源极并联电容可提高系统的总容抗，有效抑制其漏源极和栅源极电压振荡幅值，提升了SiC SSCB的稳定裕度。
3）合理选择栅源极并联电容参数，在故障响应时间未明显增加的情况下，级联常通型SiC JFET器件关断瞬间的漏源极振荡峰值明显降低且动静态电压均衡效果良好，栅源极电压电压过冲得到有效抑制，系统稳定性显著提升。
附 录
式（18）～式（22）中的系数ai（i=0, 1, 2, 3, 4）、bj（j=0, 1, 2, 3, 4）、ck（k=0, 1, 2, 3, 4）和dl（l=0, 1, 2, 3, 4）分别为
参考文献
[1] Tian Xinshou, Chi Yongning, Li Longxue, et al. Review of the configuration and transient stability of large-scale renewable energy generation through hybrid DC transmission[J]. CES Transactions on Electrical Machines and Systems, 2024, 8(2): 115-126.
[2] 周亦尧, 王强钢, 匡江锋, 等. 基于功率注入潮流模型的双极直流配电网的电压不平衡分析及传递计算[J]. 电工技术学报, 2025, 40(8): 2656-2667.
Zhou Yiyao, Wang Qianggang, Kuang Jiangfeng, et al. Voltage unbalance analysis and transfer calculation of bipolar DC distribution network based on power injection power flow model[J]. Transactions of China Electrotechnical Society, 2025, 40(8): 2656-2667.
[3] 张玉莹, 曾博, 周吟雨, 等. 碳减排驱动下的数据中心与配电网交互式集成规划研究[J]. 电工技术学报, 2023, 38(23): 6433-6450.
Zhang Yuying, Zeng Bo, Zhou Yinyu, et al. Research on interactive integration planning of data centers and distribution network driven by carbon emission reduction[J]. Transactions of China Electrotechnical Society, 2023, 38(23): 6433-6450.
[4] 王强钢, 周亦尧, 廖建权, 等. 直流配电网电能质量研究综述[J]. 电力系统自动化, 2023, 47(7): 193- 207.
Wang Qianggang, Zhou Yiyao, Liao Jianquan, et al. Review on power quality in DC distribution net- work[J]. Automation of Electric Power Systems, 2023, 47(7): 193-207.
[5] 杨亚宇, 邰能灵, 黄文焘, 等. 船舶中压直流综合电力系统(一): 系统结构和电力电子变换器[J]. 电工技术学报, 2024, 39(21): 6647-6665.
Yang Yayu, Tai Nengling, Huang Wentao, et al. Shipboard medium-voltage DC integrated power system i: system architecture and power electronic converter[J]. Transactions of China Electrotechnical Society, 2024, 39(21): 6647-6665.
[6] 何东, 蒋磊, 兰征, 等. 基于常通型SiC JFET器件的中低压直流固态断路器研究综述[J]. 电工技术学报, 2024, 39(22): 7213-7227.
He Dong, Jang Lei, Lan Zheng, et al. Review of research on medium and low voltage DC solid-state circuit breakers based on normally-on SiC JFETs[J]. Transactions of China Electrotechnical Society, 2024, 39(22): 7213-7227.
[7] He Dong, Shuai Zhikang, Lei Zhiqi, et al. A SiC JFET-based solid state circuit breaker with digitally controlled current-time profiles[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2019, 7(3): 1556-1565.
[8] 李辉, 廖兴林, 肖洪伟, 等. 基于SiC MOSFET直流固态断路器关断初期电压尖峰抑制方法[J]. 电工技术学报, 2018, 33(5): 1058-1067.
Li Hui, Liao Xinglin, Xiao Hongwei, et al. Voltage overshoot suppression method of SiC MOSFET-based DC solid-state circuit breaker at turn-off initial stage[J]. Transactions of China Electrotechnical Society, 2018, 33(5): 1058-1067.
[9] Palaniappan K, Sedano W, Vygoder M, et al. Short- circuit fault discrimination using SiC JFET-based self-powered solid-state circuit breakers in a residential DC community microgrid[J]. IEEE Transactions on Industry Applications, 2020, 56(4): 3466-3476.
[10] 王伟, 帅智康, 李杨, 等. 基于固态断路器主动注入式直流故障测距方法[J]. 电工技术学报, 2024, 39(8): 2360-2370.
Wang Wei, Shuai Zhikang, Li Yang, et al. Active injection DC fault location method based on solid state circuit breaker[J]. Transactions of China Elec- trotechnical Society, 2024, 39(8): 2360-2370.
[11] Liu Jian, Ravi L, Dong Dong, et al. Design and com- parison of passive gate driver solution for series- connected power devices in DC circuit breaker applications[C]//2021 IEEE Fourth International Conference on DC Microgrids (ICDCM), Arlington, VA, USA, 2021: 1-7.
[12] Shen Z J, Roshandeh A M, Miao Zhenyu, et al. Ultrafast autonomous solid state circuit breakers for shipboard DC power distribution[C]//2015 IEEE Electric Ship Technologies Symposium (ESTS), Old Town Alexandria, VA, USA, 2015: 299-305.
[13] He Dong, Zhou Haohui, Lan Zheng, et al. Solid-state circuit breaker based on cascaded normally-on SiC JFETs for medium-voltage DC distribution net- works[J]. Protection and Control of Modern Power Systems, 2024, 9(2): 32-46.
[14] Duan Hong, Wang Wei, He Dong, et al. An active clamping control method for DC solid state circuit breaker based on cascaded SiC JFETs[C]//2020 IEEE Energy Conversion Congress and Exposition (ECCE), Detroit, MI, USA, 2020: 2819-2826.
[15] Rahman M F, Pang Tiancan, Sapper S, et al. Analysis and mitigation of self-sustained turn-off oscillations in SiC JFET supercascode circuits[C]//2021 IEEE Applied Power Electronics Conference and Expo- sition (APEC), Phoenix, AZ, USA, 2021: 1531-1536.
[16] Yang Qingshou, Wang Laili, Qi Zhiyuan, et al. Analysis and optimization of high-frequency switchingoscillation conducted CM current considering parasitic parameters based on a half-bridge power module[J]. IEEE Transactions on Power Electronics, 2023, 38(10): 12659-12674.
[17] Li Xin, Xiao Fei, Luo Yifei, et al. Analysis and modeling of SiC MPS diode and its parasitic oscillation[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2020, 8(1): 152-162.
[18] Chen Jian, Song Wensheng, Xu Jianping, et al. A switching oscillation suppression method with clamping function and quantitative design for SiC MOSFETs[J]. IEEE Transactions on Power Electronics, 2024, 39(6): 7076-7085.
[19] Zhang Boyi, Wang Shuo. Parasitic inductance modeling and reduction for wire-bonded half-bridge SiC multi- chip power modules[J]. IEEE Transactions on Power Electronics, 2021, 36(5): 5892-5903.
[20] Ren Yu, Zhang Fan, Han Xiaoqing, et al. Stability analysis and improvement for SSCB with single-gate controlled series-connected SiC MOSFETs[J]. IEEE Transactions on Industrial Electronics, 2021, 68(9): 8093-8103.
[21] Dong Zhou, Ren Ren, Zhang Wen, et al. Instability issue of paralleled dies in an SiC power module in solid-state circuit breaker applications[J]. IEEE Transa- ctions on Power Electronics, 2021, 36(10): 11763- 11773.
[22] 何东, 徐星冬, 兰征, 等. 基于级联常通型SiC JFET的快速中压直流固态断路器设计及实验验证[J]. 电力系统保护与控制, 2024, 52(5): 158-167.
He Dong, Xu Xingdong, Lan Zheng, et al. Design and experimental verification of an ultrafast medium- voltage DC solid-state circuit breaker using cascaded normally-on SiC JFETs[J]. Power System Protection and Control, 2024, 52(5): 158-167.
[23] Wang Lina, Yang Junyi, Ma Haobo, et al. Analysis and modeling of SiC JFET bi-directional switches parasitic oscillation[J]. IEEE Transactions on Power Electronics, 2018, 34(9): 8613-8625.
[24] Wang Kangping, Yang Xu, Wang Laili, et al. Instabi- lity analysis and oscillation suppression of enhancement- mode GaN devices in half-bridge circuits[J]. IEEE Transactions on Power Electronics, 2018, 33(2): 1585- 1596.
[25] 王莉娜, 袁泽卓, 常峻铭, 等. SiC MOSFET开关瞬态解析建模综述[J]. 中国电机工程学报, 2024, 44(19): 7772-7784.
Wang Lina, Yuan Zezhuo, Chang Junming, et al. Overview of switching transient analytical modeling of SiC MOSFET[J]. Proceedings of the CSEE, 2024, 44(19): 7772-7784.
Abstract With the development of distributed generation technology and the growth of DC loads, DC distribution networks have regained significant attention from scholars worldwide. Due to their inherently low impedance characteristics, short-circuit faults can generate fault currents with high magnitude, high-speed rates of change, and no natural zero-crossing points, seriously compromising system stability. With the rapid advancement of wide bandgap semiconductor technology, solid-state circuit breakers (SSCBs) based on silicon carbide (SiC) power devices have demonstrated great application potential in the protection of medium- and low-voltage DC distribution networks. These devices offer advantages such as fast response, high voltage withstand capability, low on-state resistance, arc-free interruption, and excellent thermal stability. However, during the high-speed interruption of short-circuit faults, strong coupling between the parasitic parameters of the main circuit and the inherent characteristics of SiC devices often gives rise to voltage and current oscillations. Such oscillations can not only compromise system operational stability and protection coordination but also pose a threat to the overall security of the DC grid. Therefore, this paper examines methods for suppressing oscillation amplitudes in solid-state circuit breakers using SiC JFET devices under fault conditions.
Firstly, a medium-voltage DC SiC SSCB topology based on series-connected normally-on SiC JFETs is proposed. The influence patterns of parasitic parameters on voltage/current oscillations are investigated, revealing the oscillation mechanism caused by the coupling between intrinsic SiC JFET parameters and parasitic components. Secondly, a small-signal model considering device nonlinear characteristics is established based on the dynamic impedance characteristics of the SiC JFET-based SSCB. By deriving the closed-loop transfer function and applying the generalized Nyquist stability criterion, the instability mechanism of SiC SSCB under the interaction of parasitic parameters and snubber circuits is revealed. Accordingly, a stability enhancement method for SiC SSCB is proposed. Finally, a 1.5 kV/63 A medium-voltage DC SiC SSCB prototype is developed. Experimental comparisons of interruption characteristics before and after optimization under short-circuit conditions demonstrate that the optimized SiC SSCB achieves reliable fault interruption. It effectively suppresses voltage/current oscillations during the interruption process, thereby enhancing system stability and safety.
The following conclusions are drawn. (1) The coupling of parasitic parameters within normally-on SiC JFET devices and the busbars is the primary cause of voltage oscillations. Mismatches in these parasitic parameters lead to uneven energy distribution among cascaded devices during fault interruption, thereby inducing voltage self-oscillations that affect system stability. (2) Adding parallel capacitors to the gate-source terminals of cascaded devices can effectively reduce the amplitude of voltage oscillations and significantly improve the system's stability margin. (3) Under the premise that the fault response time remains essentially unchanged, correctly selecting the gate-source parallel capacitor can effectively reduce the peak drain-source oscillations at the moment of device turn-off in cascaded devices. As a result, good dynamic and static voltage balancing is achieved, and gate-source voltage overshoot is suppressed.
keywords：DC distribution network, solid-state circuit breaker, silicon carbide junction field-effect transistor, oscillations mechanism, stability analysis
DOI: 10.19595/j.cnki.1000-6753.tces.250845
中图分类号：TM561
湖南省自然科学基金资助项目（2025JJ50283）。
收稿日期 2025-05-20
改稿日期 2025-06-28
何 东 男，1986年生，博士，副教授，硕士生导师，研究方向为直流配电网故障保护方法及碳化硅固态断路器。E-mail: hd861116@163.com
兰 征 男，1985年生，博士，副教授，硕士生导师，研究方向为电力电子技术及其在电力系统中的应用、新能源发电与微电网。E-mail: lan@hut.edu.cn（通信作者）
（编辑 陈 诚）