图1 半桥谐振变换器静电势点示意图
Fig.1 Schematic diagram of SEP points of half bridge resonant converter
摘要 针对电流源双有源桥（CF DAB）DC-DC变换器中磁性元器件数量多，导致变换器低功率密度的问题，该文通过静电势（SEP）点选取和磁心数量优化设计，提出一种对称平面变压器磁集成方法，实现励磁电感、漏感和高电压比变压器的集成，进而降低磁件数量，提高系统功率密度和运行效率；针对平面磁件中由绕组间寄生电容耦合的共模（CM）电磁干扰（EMI）问题，在所提对称平面磁集成变压器的基础上，应用绕组对消技术进一步对高电压比平面磁集成变压器进行共模屏蔽设计，利用绕组电势分布和绕组布局降低了一次、二次绕组间的位移电流，进而实现系统CM EMI噪声抑制，提升系统电磁兼容（EMC）特性。此外，该文给出平面磁集成变压器等气隙结构和尺寸参数的优化设计方法和设计实例，并进行实验验证。结果表明，优化的高电压比的对称平面磁集成变压器具有更少磁性元器件数量，更好EMC特性和更高效率，验证了所提磁集成方法、CM EMI噪声屏蔽设计和集成磁件优化设计方案的有效性。
关键词：平面磁集成变压器 高电压比变压器 共模（CM） 电磁干扰（EMI） 噪声 抑制 等气隙磁心优化设计
随着电力电子技术的发展，在数据中心供电系统、直流发电分布式系统、电动汽车等工业应用中，高效、高功率密度和高可靠性的高电压增益双向直流变换器扮演着十分重要的角色[1-3]。高增益双向直流变换器具有多个磁性元器件，包括励磁电感、漏感和变压器等，其中变压器往往具有高匝数比的特性。多磁性元器件导致系统中磁件体积占比大，磁件损耗高，影响变换器的功率密度和运行效率[4-5]。基于印制电路板（Printed Circuit Board, PCB）磁性元器件设计，由于其PCB绕组布局简单、磁件损耗低及低轮廓设计等优势，已广泛应用于隔离双向DC-DC变换器中，然而，对于高电压比变压器，由于低压侧绕组大面积的PCB铺铜导致隔离变压器一次、二次绕组间的寄生电容增大，进而给共模（Common-Mode, CM）噪声提供耦合路径，产生严重的电磁干扰（Electromagnetic Interference, EMI）问题[6]，影响变换器的电磁兼容（Electromagnetic Compatibility, EMC）特性。
从减少磁性元器件数量的角度，在变压器中励磁电感易于通过调整气隙设计，然而漏感一般需要分开设计[7-8]。文献[9]中，一次绕组和二次绕组都绕制在变压器磁心中柱上，通过在气隙中放置磁分流器来实现漏感可控集成。然而，磁分流器增加了变压器磁心的复杂度和组装成本。在一次绕组和二次绕组之间分配一定的空间来存储漏磁通能量，通过调节空间距离可以控制漏感[10]。然而，该方法下集成漏感量受绕组间空间限制，且漏感集成精度难以保证。文献[11]中，通过不对称分布绕组，可以调整磁心中柱气隙磁阻来产生可控的漏感。然而，当使用利兹线时，由于绕组绕制在磁心两侧柱上造成绕组结构复杂。
从CM EMI噪声抑制的角度，在变换器输入端口增加EMI滤波器是应用最为广泛的方法之一，文献[12-13]中使用的CM扼流线圈对于CM噪声具有良好的抑制效果，然而，增加的额外磁件会影响系统的运行效率和功率密度。文献[14]提出一种交错排列的PCB绕组布局，有效降低耦合电感中一次、二次绕组间的寄生电容，进而实现CM噪声的抑制。然而，此绕组布局是以牺牲PCB布板面积为代价换取高性能EMC表现，不利于系统高功率密度实现。文献[15]提出一种通过在变压器一次、二次绕组间增加额外接地绕组作为屏蔽层的方法，可以有效地抑制CM噪声，但是屏蔽层增加了PCB层数，降低了PCB的利用率。为了提高PCB利用率，文献[16]将PCB屏蔽层的一部分或者全部作为变压器绕组。在实现CM噪声抑制的同时，有效地提高了PCB的利用率。然而，由于变压器电压比产生屏蔽层绕组匝数的影响，变换器输出电压会产生相应波动。文献[17]在半桥LLC变换器中通过将屏蔽层绕组一端连接至半桥中点，屏蔽层绕组的另一端通过一次绕组和屏蔽层绕组间等效寄生电容与一次绕组连接，以此形成一种新型的浮动屏蔽技术。由于CM电流通过等效寄生电容、屏蔽绕组回路流回至一次绕组，因此二次绕组不受CM电流影响。然而，此方法对于其他变换器拓扑的适用性尚待验证。此外，在有关屏蔽技术的研究中，由于磁通穿过屏蔽层形成的涡流损耗会加剧磁件的损耗，进而影响变换器的运行效率[18]。为了降低屏蔽层的影响，文献[19]将一种分体式一次绕组变压器应用于全桥LLC变换器，该变压器的一次绕组被分为两个绕组，在对称绕组结构下，变压器中的CM电流可以完全被抵消。然而，该方法对变压器一次侧两个绕组的对称性要求严格，且在一次绕组为奇数时绕组布局复杂程度增加。文献[20]中，对于电压比为1的PCB绕组变压器，一种绕组对消技术通过将电势相等的一次、二次绕组配置为相邻绕组，可最大程度降低一次、二次绕组间的位移电流，进而有效抑制CM噪声。然而，对于高电压比变压器，各绕组的电势分布对于绕组对消设计的影响需要进一步分析，且高电压比下的对消绕组布局尚未研究。
针对多磁性元器件和高电压比变压器造成的低效率、低功率密度和CM噪声干扰问题，本文基于静电势（Static-Electric-Potential, SEP）点选取，提出了一种对称平面变压器磁集成方法，在集成励磁电感、漏感和高电压比变压器的前提下，应用绕组对消技术进一步对高电压比平面磁集成变压器进行共模屏蔽设计，有效地提高了系统功率密度，同时抑制了系统CM EMI噪声，提升了系统EMC特性。此外，通过对称平面集成磁件的优化设计，得到了系统损耗最低的对称磁心数量、等气隙结构和磁件尺寸参数，提升了系统运行效率。
绕组的静电势（SEP）点对于绕组抵消技术至关重要，特别是对于具有多磁性元器件的集成变压器，电感上的电压也会影响静电势点的位置[17]。静电势点处电压在单位时间内的变化量为零，即dv/dt=0。为便于分析，对于变压器一次侧、二次侧均为半桥结构的变换器拓扑，变压器一次、二次绕组的静电势点一般选取为一次侧、二次侧地线或分压电容端口，如图1半桥谐振变换器静电势点示意图中的Ma、Mb所示。V1和V2分别为半桥谐振变换器的输入电压和输出电压，S1和S2为一次侧开关管，Lr和Cr分别为谐振电感和谐振电容，S3和S4为二次侧开关管。
图1 半桥谐振变换器静电势点示意图
Fig.1 Schematic diagram of SEP points of half bridge resonant converter
然而，对于具有全桥结构的变换器拓扑，由于电压源节点既不与地线连接，也不与输入/输出电压端口连接，因此全桥结构的静电势点位置选取相对复杂，电流型双有源桥变换器共模噪声传输路径如图2所示。在具有全桥结构的变换器中，静电势点的选取不仅与电路结构有关，也与调制策略相关。假设电路对称，当开关管的驱动脉冲宽度固定为50%占空比时，其中一侧全桥中的两个桥臂中点电势幅值相同，相位相差180°，因此这两个节点产生的共模电压可以相互抵消，电压匹配单移相控制下共模电压源如图3所示，这意味着在变压器绕组的物理中点可选取为静电势点。因此，本文以电压匹配单移相（Single Phase Shift, SPS）控制下的电流源双有源桥（Current Fed Dual Active Bridge, CF DAB）DC-DC变换器为例，进行高电压比平面变压器绕组抵消技术的说明。VL和VO分别CF DBA变换器的为输入电压和输出电压，L1和L2为一次侧直流升压电感，iL1和iL2为流过两电感的电流，S5～S8为一次侧开关管，vab为一次侧全桥两个桥臂中点电压，va和vb分别为一次侧全桥两个桥臂中点对地电压，Cc为钳位电容，Lk和iLk分别为漏感和流经漏感的电流，Tr为高频隔离变压器，S9～S12为二次侧开关管，vcd为二次侧全桥两个桥臂中点电压，vc和vd为二次侧全桥两个桥臂中点对地电压，iCM_in为输入端线路阻抗稳定器（Line Impedance Stabilization Network, LISN）检测到的CM电流。
图2 电流型双有源桥变换器共模噪声传输路径
Fig.2 CM noise transmission path of CF DAB
图3 电压匹配单移相控制下共模电压源
Fig.3 CM voltage sources under SPS modulation
在电压匹配SPS控制下，一次侧、二次侧开关管占空比均为50%，一次、二次绕组的静电势点均为绕组的物理中点，如图2中MP和MS所示，为平面磁结构绕组对消技术的实现奠定基础。
为了降低变压器损耗，本节考虑不同变压器数量（单变压器、双变压器和三变压器）对磁心损耗和绕组损耗的影响，对损耗最小时的变压器磁心数量进行了优化选择。不同磁心数量的变压器拓扑和变压器结构如图4所示。
图4 不同磁心数量的变压器拓扑和变压器结构
Fig.4 Topologies of different numbers of transformer cores and the transformer structure
如图4a所示，当变压器数量为1时，如1.1节所述，静电势点位置为变压器一次、二次绕组的物理中点；当变压器数量为2时，静电势点位置为两变压器连接处，如图4b所示，Lks1和Lks2分别为变压器Tr1和Tr2的二次侧漏感；相似地，当变压器数量增加到3时，静电势点位置为中间变压器一次、二次绕组的物理中点，如图4c所示。因此，在不同数量变压器结构下，对称磁性元器件结构会更有利于SEP点的选取。
以输入电压36 V，输出电压360 V，额定功率1 000 W的CF DAB变换器为例进行变压器设计，在电压匹配SPS控制下，变压器匝比NP
NS=15。为了降低磁心磁通密度，NP和NS分别为一次、二次绕组匝数，变压器匝比设计为525，即在图4a中的单变压器Tr中，匝比为525。为了公平对比，磁心采用相同的磁通密度B；此外，在图4b和图4c中的变压器匝数保持一致，即双变压器Tr1和Tr2匝比均为525，三变压器Tr1、Tr3和Tr2匝比分别为323，44和323，其中变压器Tr3的匝比设计为44是为了实现对称磁结构。因此，除了变压器数量外，图4中不同变压器结构的其他主要参数保持一致。变压器均采用一次、二次绕组绕制在标准EE型磁心中柱的结构设计，如图4d所示。三种不同数量的变压器损耗由理论计算得到。其中，磁心损耗根据方波修正斯坦梅兹公式[21]计算得到，绕组损耗基于道尔一维交流阻抗模型[22]计算得到。
图4c中，磁心数量增加时，单个变压器的功率容量降低，因此可以显著降低磁心损耗，但同时多个磁心需要更多绕组，导致绕组损耗增加，进而总损耗增加；然而，磁心数量不能无限制地增加，这会使得磁心损耗又随着磁心数量的增加而增大；图4a中，磁心数量减少，所需绕组匝数减少，因此绕组损耗降低，但同时较小的绕组匝数和相同的磁通密度导致较大的磁心体积，进而导致磁心损耗增加。综上所述，在变压器绕组匝数相同以及变压器磁心数量在1～3之间时，不同磁心数量变压器结构的损耗如图5所示，当变压器磁心数量为2时，变压器总损耗最低。
图5 不同磁心数量变压器结构的损耗
Fig.5 Loss of different numbers of transformer cores
为了减少磁性元器件数量以提高功率密度，对基于静电势点选取的对称平面磁结构（即图4b中的双变压器结构）进行磁集成设计。
根据本节分析，双变压器结构中变压器Tr1和变压器Tr2完全相同，因此以变压器Tr1为例进行简化分析。根据变压器悬臂模型和耦合电感模型的等效关系[13]，变压器Tr1的参数可以用耦合电感的参数进行等效，即可将变压器Tr1的设计转化为耦合电感LCab1的设计，变压器悬臂模型和耦合电感模型如图6所示，耦合电感参数可等效为
（1）
式中，La1、Lb1和Mab1分别为耦合电感LCab1的两个自感和互感；L1和Lks1分别为等效变压器Tr1的励磁电感和漏感；nE1为等效变压器Tr1的电压比。
图6 变压器悬臂模型和耦合电感模型
Fig.6 Cantilever model and coupled inductor model
标准EE型磁心设计耦合电感如图7所示。NP1和NS1分别为位于左侧柱的一次侧、二次侧PCB绕组匝数，NP2和NS2分别为位于右侧柱的一次侧、二次侧PCB绕组匝数。
图7 EE型耦合电感
Fig.7 EE cores based coupled inductor
图7b为耦合电感磁阻模型，磁阻R1、R3和Rc为三个磁柱的气隙磁阻，ia和ic分别为流经耦合电感LCab1一次绕组和二次绕组的电流，且由于绕组复用具有ia=iL1-iLk的关系。
、
和
分别为流经两侧柱和中柱的磁通，由于磁心磁阻远小于气隙磁阻，因此忽略不计。根据磁阻模型，和的磁通表达式为
（2）
根据法拉第电磁电感应定律，耦合电感一次、二次绕组两端电压vP、vS可以表示为
（3）
根据式（2）和式（3），耦合电感的电感矩阵参数可以推导为
（4）
从式（4）中可以看出，耦合电感参数仅与一次、二次绕组匝数和磁阻相关。又由于式（1）中耦合电感模型和变压器悬臂模型的等效关系，这意味着通过设计耦合电感LCab1的匝数和气隙磁阻即可实现直流电感（励磁电感）L1、漏感Lks1和变压器Tr1的集成设计，则1.2节中的双变压器结构可转换为双耦合电感结构，磁集成结构如图8所示。La2、Lb2和Mab2分别为耦合电感LCab2的两个自感和互感。因此，在保持对称平面集成磁件和相同静电势点的前提下，磁性元器件数量得到有效降低，功率密度得到有效提高。
图8 磁集成结构
Fig.8 Magnetic integration structure
为了实现宽范围变换器在高电压比集成磁件下的CM EMI噪声抑制，本节对1.3节中的集成磁件进行了绕组优化设计和绕组对消设计。三种不同绕组布局结构下的磁动势分布如图9所示。
图9 不同绕组布局结构磁动势分布
Fig.9 MMF distribution of the different winding configuration structures
图9a展示了具有最少绕组间寄生电容和最大磁动势的无交错绕组布局结构。相反地，图9b和图9c显示了轻微增加的绕组间寄生电容和轻微减少的磁动势。其中，图9c具有最小的磁动势分布和最大的绕组间寄生电容。由于较大的磁动势分布会导致大的绕组损耗，而较大的绕组间电容会加剧CM噪声干扰，因此，为了实现大匝比集成磁件的绕组对消设计，折中考虑磁动势分布和绕组间寄生电容，选择图9b的半交错绕组结构。
为方便理解，以图8b中耦合电感LCab1为例，进行高电压比平面集成磁件绕组对消技术以抑制CM噪声的说明。根据1.2节变压器绕组匝数和1.3节耦合电感和变压器等效关系，等效耦合电感的绕组配置为3P112S1和2P213S2，即一次绕组和二次绕组之间的实际匝比为525。当变换器工作在电压匹配SPS控制时，变压器输入电压和输出电压的电压比由变压器匝比决定。当耦合电感的耦合系数接近1时，耦合电感输入输出电压比接近于变压器匝比，即
（5）
式中，VP和VS分别为耦合电感输入和输出电压。假设绕组电势分布均匀，则每个一次绕组上的电压为
（6）
根据式（5）和式（6），则有
（7）
又因为每个二次绕组上的电压也为VS/25，则各绕组之间的电位差相同，即为V。
一次绕组中，从MP开始，朝向端子a的5匝绕组依次设为“绕组1～绕组5”。在二次绕组中，相似的定义为“绕组1～绕组25”，不同的是，在“绕组3”之后为“绕组17～绕组25”，在“绕组5”之后为“绕组6～绕组16”。将标号相同的一次绕组和二次绕组相邻放置，以确保绕组对内的电势差最小。一次侧和二次侧“绕组5”用来说明将其紧密对齐可以最小化绕组间电势差，从而将位移电流降到最小，基于电势分布的高电压比平面耦合电感绕组对消技术如图10所示。DP和EP分别为一次侧“绕组5”两个端点，VDP为端点DP的电位，DS和ES分别为一次侧“绕组5”两个端点。与相邻绕组标号数差异较大的绕组配置相比，该方案可以显著降低CM噪声。且当遵循绕组电势分布均匀和相邻绕组标号数相同或者相近时，该绕组对消设计的共模EMI噪声抑制效果不受绕组布局位置的影响。
图10 基于电势分布的高电压比平面耦合电感绕组对消技术
Fig.10 Winding cancellation technique based on the electric potential distribution for high turn-ratio planar coupled inductor
一般地，标准EE型磁心中柱横截面积是侧柱横截面积的2倍。在各绕组位于中柱设计的磁性元器件中，较大的磁柱横截面积可有效降低磁通密度，进而减小磁心损耗；然而，在本设计中各绕组均位于侧柱，显然较小的侧柱横截面积会导致较大的磁通密度，增加相应的磁心损耗。为了降低侧柱磁通密度，本节介绍了一种基于EE型磁心的各磁柱气隙长度相等的优化设计方法，便于平面耦合电感的设计，且有效地减少了集成磁件的泄漏磁通。等气隙磁柱优化设计及其Ansys仿真结果如图11所示。图11中，l1、lc和l3为EE型磁心三个磁柱的宽度，Ae1、Aec和Ae3为三个磁柱的横截面积，lg1、lgc和lg3为三个磁柱的空气气隙长度。
为简化分析，仍以双耦合电感中其一的LCab1进行设计分析。以输入电压36 V，输出电压360 V，额定功率1 000 W的双耦合电感DAB变换器为例进行耦合电感设计。采用标准EE型磁心的耦合电感结构如图11a所示，有
图11 等气隙磁柱优化设计及其Ansys仿真结果
Fig.11 The optimization design of same air gap length for each magnetic leg and the Ansys simulation results
（8）
由于变换器中L1=L2，且根据式（8），两侧柱磁阻R1=R3。当中柱磁阻Rc大于侧柱磁阻R1、R3（通常由于耦合系数的存在，耦合电感设计中的中柱磁阻往往大于侧柱磁阻）时，中柱气隙和侧柱气隙的关系有
（9）
式中，m0为真空磁导率，采用标准EE型磁心耦合电感的Ansys有限元仿真结果如图11b所示，两侧柱由于横截面积过小导致磁通密度远大于中柱，致使磁心利用率下降，磁心损耗增加。
在不改变磁心尺寸体积的前提下，为降低侧柱磁通密度，可增加侧柱横截面积并且减小中柱横截面积，又由于气隙长度与横截面积成正比，这为各绕组的等气隙设计提供了可能性。以下为等气隙设计详细分析过程。
各磁柱气隙与横截面积关系为
（10）
若使各磁柱气隙相等，则有
（11）
根据式（9）和式（10），可推导等气隙lg表达式为
（12）
由于式（12）中所有参数均为正数，因此等气隙lg一定存在正数解。这表示耦合电感各磁柱气隙可被设计为等气隙长度，采用等气隙长度设计的耦合电感结构如图11c所示，相应的横截面积为
（13）
根据式（9）、式（12）和式（13），则有
（14）
采用等气隙EE型磁心耦合电感的Ansys有限元仿真结果如图11d所示，相比于标准EE型磁心，等气隙设计下侧柱横截面积增加，磁通密度显著降低，磁心损耗降低1.8 W。此外，在等气隙设计耦合电感中，由于中柱气隙长度减小，侧柱磁通密度下降，集成磁件的漏磁降低。采用标准EE型磁心耦合电感和等气隙设计耦合电感的磁场强度仿真结果对比如图12所示。相比于标准EE型磁心耦合电感，等气隙设计耦合电感的漏磁显著下降。
图12 Ansys漏磁仿真结果
Fig.12 The Ansys simulation results of leakage flux
根据以上分析，本文中的等气隙优化设计具有三个优势：①可以有效降低磁心损耗；②便于平面集成磁件的生产制作；③可以显著降低磁性元器件漏磁。从降低磁心损耗的角度来看，由于耦合电感的一次、二次绕组均绕制在侧柱上，并且一次、二次绕组为反向耦合方式，磁通在两侧柱叠加而大部分磁通在中柱抵消，但标准EE型磁心侧柱横截面积仅为中柱横截面积的一半，导致耦合电感在标准EE型磁心结构下两侧柱的磁通密度远大于中柱，致使磁心利用率下降，磁心损耗增加。在不改变磁心尺寸体积的前提下，本文采用增加侧柱横截面积并且减小中柱横截面积的方法，实现了等气隙EE型磁心的耦合电感设计。相比于标准EE型磁心，等气隙设计下侧柱横截面积增加，磁通密度显著降低，有效降低磁心损耗。从平面集成磁件的生产制作角度来看，相比于传统气隙不等的磁性元器件，等气隙的耦合电感显著降低了生产制作工艺难度和复杂度，如减少了气隙研磨等步骤。从减少集成磁件漏磁的角度看，在等气隙设计耦合电感中，由于中柱气隙长度减小，侧柱磁通密度下降，集成磁件的漏磁得到有效降低。因此，基于以上三点优势考虑，本文对基于EE型磁心的耦合电感进行了等气隙磁柱优化设计。此外，应该说明的是，本文中对于耦合电感的等气隙优化设计并不是说明该方式减小损耗就是最优选择，本文中对耦合电感的优化设计均是相对于传统耦合电感设计而言的改进设计，并不能排除有别的更优的方式能达到更好的优化效果。
此外，尽管大部分磁通在EE型磁心的中柱抵消，但是由于中柱仍然具有少量磁通且中柱气隙长度对等效集成漏感参数有重要影响（中柱磁阻作为调节集成漏感值得参数之一），所以在基于EE型磁心的耦合电感设计中，中柱不可省去。然而，直接采用基于UU型磁心的耦合电感设计是一个可行的方案，但需要说明的是，此方案与本文中的基于EE型磁心的耦合电感设计方法不同，有待进一步 研究。
以3.1节中的输入电压36 V，输出电压360 V，额定功率1 000 W的双耦合电感DAB变换器等气隙设计平面耦合电感为例进行损耗优化设计。图13给出了平面耦合电感损耗优化设计的流程。详细优化设计过程如下：
（1）输入电压36 V，输出电压360 V，额定功率1 000 W的双耦合电感DAB变换器，在电压匹配SPS控制下，变压器匝比为1
5。考虑零电压开通（Zero Voltage Switching, ZVS）设计、纹波电流和方均根电流，直流电感L1和L2设计为6 mH。综合考虑ZVS范围、最大功率传输能力和方均根电流，最终选择漏感量Lk=1.44 mH。
图13 平面耦合电感优化设计流程
Fig.13 Optimal design flowchart for the planar coupled inductor
（2）由1.3节变压器与耦合电感等效关系式（1）计算耦合电感矩阵的电感参数。自感La1=6 mH，Lb1=158 mH，互感Mab1=30 mH。
（3）根据电感矩阵参数，由式（4）计算耦合电感绕组匝数和磁阻。耦合电感匝数NP1=3，NP2=2，NS1=12，NS2=13，磁阻R1=R3=2.04×106 A/Wb，Rc= 2.92×106 A/Wb。
（4）由式（2）确定各磁柱的最大磁通
，进而计算横截面积和气隙长度。横截面积表达式为
（15）
根据变换器的工作频率选择磁通密度Bf，进而可由式（12）计算等气隙长度。
（5）损耗模型构建。由绕组匝数、横截面积、气隙长度可确定磁心结构，以图14所示的优化平面耦合电感为例进行损耗模型构建详细说明。
图14中，决定磁心结构尺寸参数的自由变量有侧柱宽度a和绕组宽度c，d为窗口宽度，L为磁心
图14 优化平面耦合电感结构
Fig.14 Optimal planar coupled inductor structure
长度，侧柱宽度a=Ae1/L，中柱宽度b=Aec/L，磁板高度hplate=Ae1/L，磁柱高度hleg由PCB绕组厚度决定，侧柱宽度平面耦合电感所占面积为
（16）
本文以平面耦合电感总损耗Ptotal_loss、占用面积Fp为目标优化函数，扫描获取目标函数与自由变量a和c的关系。要建立a、c变量与总损耗Ptotal_loss的关系则需要首先建立绕组和磁心的损耗模型。
1）磁心损耗。
磁心损耗根据方波修正斯坦梅兹公式[21]计算为
（17）
式中，D为开关占空比；g、k、a、b为Steinmetz参数，由磁心数据表提供；Ve为磁心体积。
2）绕组损耗。
绕组损耗基于道尔一维交流阻抗模型[22]计算。每匝绕组的直流电阻计算为
（18）
式中，N为绕组匝数；l为每层绕组的长度；h为铜箔厚度；
为铜的电导率。
根据道尔模型，交流电阻计算为
（19）
（20）
式中，
和
分别为M和X的实部；M为单根导体（或单层导体）内部由自身电流产生的磁场对电流分布的影响即趋肤效应项；X为外部磁场（由相邻绕组层或本层对面导体产生）对导体电流分布的影响即临近效应项；m为绕组层数。
绕组损耗可以计算为
（21）
式中，Idcrms_P为流经一次绕组的直流电流有效值；Rdc_P为一次绕组直流电阻；Iacrms_P为流经一次绕组的交流电流有效值；Rac_P为一次绕组交流电阻；Iacrms_S为流经二次绕组的交流电流有效值；Rac_S为二次绕组交流电阻；Pcopper_loss为总绕组损耗。
（6）参数扫描。根据3.2节损耗优化模型，磁心损耗和绕组损耗可以作为以参数a和c为自变量的函数来计算，因此可以计算出总损耗与占用面积的关系，如图15所示。根据磁心材料允许的最大工作磁通密度Bf初步确定磁柱宽度a参数扫描范围为2～8 mm，根据绕组电流密度J初步确定绕线宽度c扫描范围为1～8 mm。实线表示集成磁件总损耗的等高线，虚线表示不同a、c的具体占用面积，实线与虚线切点表示最优设计点，该点数据即为给定占用面积下设计的损耗最小值。
图15 不同参数a和c下的总功率损耗
Fig.15 Total power loss calculation with different a and c
为验证所提对称平面变压器磁集成方法、应用绕组对消技术的高电压比平面变压器共模EMI噪声屏蔽设计和平面集成磁件等气隙长度优化设计的有效性，搭建了一个输入电压为36 V，输出电压为360 V，额定功率为1 000 W的双耦合电感DAB变换器的实验样机，如图16所示。系统参数见表1，根据式（4），耦合电感设计参数见表2。
图16 双耦合电感DAB变换器实验样机
Fig.16 Experimental prototype of DCI DAB converter
表1 系统参数
Tab.1 System specifications
参 数数 值 功率P/W1 000 开关频率f/kHz150 输入电压VL/V36 输出电压VO/V360 漏感Lk/mH1.44 直流电感L1, L2/mH6 电压比NPNS15 钳位电容Cc/mF60
表2 耦合电感设计参数
Tab.2 Parameters of coupled inductor
参 数数 值 lg1/mm0.709 lgc/mm0.709 NP13 NP22 NS112 NS213
基于绕组对消技术的双耦合电感DAB变换器稳态波形如图17所示。图17a和图17b分别为轻载和满载下的变换器稳态波形，一次侧、二次侧全桥中点电压vab、vcd的占空比均为0.5。此外，当电压vab、vcd为同极性时，漏感电流斜率为零，与图3中理论波形相吻合。因此，在平面集成磁件等气隙长度优化设计下，变换器可以稳定运行。
轻载下开关S8和S9的ZVS实验波形如图18a和图18b所示。ib为流经耦合电感LCab2一次绕组的
图17 基于绕组对消技术的双耦合电感DAB变换器稳态波形
Fig.17 Steady-state waveforms of the dual coupled indcutor DAB converter based on the winding cancellation technology
电流，且由于绕组复用具有ib=iL2+iLk的关系。相比重载工况，变换器在轻载时软开关更难实现；相比开关S7，开关S8和S9的软开关更难实现。因此，ZVS实验结果表明，双耦合电感DAB变换器在绕组对消和平面集成磁件优化设计下可以实现所有开关全负载范围的ZVS。
图18 轻载软开关波形
Fig.18 Soft-switching waveforms fot light-load
基于绕组对消技术的双耦合电感DAB变换器的共模噪声频谱对比如图19所示。以汽车电子传导发射测试为例，测试频率范围为150 kHz～30 MHz，参考标准为GB/T 18655等级3（等同于国际标准CISPR25），如图19中黄色实线所示。红色线条表示无绕组对消磁集成绕组设计，紫色线条表示应用绕组对消技术的高电压比平面集成磁件绕组设计。根据图19，应用绕组对消技术的高电压比平面磁集成变压器绕组设计在整个频段内有效抑制CM噪声21 dB左右，且达到GB/T 18655等级3要求。
图19 应用绕组对消技术的双耦合电感DAB变换器与无绕组对消设计的CM频谱对比
Fig.19 Comparison of measured CM noise spectrums between the dual coupled indcutor DAB converter with and without the winding cancellation technology
图20展示了基于绕组对消技术的双耦合电感DAB变换器的效率曲线。与分立磁件无优化设计DAB变换器相比，本文所提等气隙优化设计双耦合电感DAB变换器在全负载范围内的效率均得到有效提高，峰值效率提高了28%，轻载效率提高了98%。
图20 应用绕组对消技术的优化双耦合电感DAB变换器与无优化设计的效率对比曲线
Fig.20 Efficiency comparisons curves between the dual coupled indcutor DAB converter with the winding cancellation technology and the CF DAB converter without the optimal design
高电压比对称平面磁集成变压器结构的热分布如图21所示。环境温度约为24℃，在风扇（转速2 500 r/min，风量25 CFM）运行1 h直到实验样机温度稳定下来。从图21中可以看到，两个PCB的最高温度十分接近，约为53.9℃，两个平面磁集成变压器的EE型磁心最高温度低于PCB温度，约为41℃，与理论计算吻合且符合设计规范。
图21 高电压比对称平面磁集成变压器的热分布
Fig.21 Thermal distribution of the high turn-ratio planar magnetic integration transformer
本文选取了四款国内外厂家现有功率等级、电压等级相近的小电源产品进行对比，详细对比见表3。可以看出，相比于Advanced Energy公司的AIF 300 V Vin系列[23]、TDK-Lambda公司的PH1200A280系列[24]及金升阳公司的VRF3D_FB-1200WR3系列[25]，本文所提对称平面磁集成变压器DAB变换器具有略微优势。但是由于本文的研究聚焦在高电压比对称平面磁集成变压器，仅对多磁性元器件集成的双耦合电感进行优化设计，而没有对其他元器件包括开关管、电容等以及功率PCB进行布局优化，因此，本文所提对称平面磁集成变压器DAB变换器的功率密度明显低于VICOR公司的DCM5614xD0H36K3yzz系列[26]。这一差距为未来的研究提供了新的改进思路，将会对其他元器件包括开关管、电容等以及功率PCB进行深层次的布局优化，努力进一步提高变换器的功率密度，向国外先进的产品性能看齐。
此外，得益于本文对所提出的高电压比对称平面磁集成变压器的损耗优化设计和CM EMI噪声抑制方面所做出的贡献，相比于四款先进的电源产品，本文所提对称平面磁集成变压器DAB变换器具有最高的峰值运行效率。
表3 不同电源产品的对比
Tab.3 Comparison with different power products
品牌-产品系列/项目输入电压(DC)/V输出电压(DC)/V功率/W功率密度/(W/in3)效率(%) VICOR-Dcm5614xd0h36k3yzz[26]282701 30045196 Advanced Energy-Aif 300V vin series[23]24300600108>90 TDK-Lambda-Ph1200a280 series[24]362801 200217.7994 金升阳-Vrf3d_fb-1200wr3系列[25]282701 200213.994 本文所提出的对称平面磁集成变压器DAB变换器363601 000235.8596.4
注：1 in3=1.638 71×10-5 m3。
为适应电力电子变换器高效、高功率密度和高可靠性的需求，本文详细分析了不同变换器拓扑的静电势点选取，并以电流源型DAB变换器为例，进行了基于静电势点选取的磁心数量优化设计，提出了一种对称平面变压器磁集成方法，实现了励磁电感、漏感和高电压比平面变压器的集成，提高了变换器系统的功率密度和运行效率。此外，分析了高电压比平面磁集成变压器的绕组电势分布，通过利用电势相近的绕组相邻布局降低了一次、二次绕组间的位移电流，应用绕组对消技术对高电压比平面磁集成变压器进行设计，实现了系统CM EMI噪声抑制，提升了系统EMC特性。结合Maxwell仿真，针对高电压比平面磁集成变压器，本文提供了一种等气隙结构和尺寸参数优化设计方法，以1kW双耦合电感DAB变换器为例进行了设计与实验验证。最终结果表明，优化高电压比对称平面磁集成变压器具有更高效率和更好EMC特性，更利于变换器高效、高功率密度地可靠运行。
参考文献
[1] 倪硕, 吴红飞, 陈君雨, 等. 交错并联临界导通模式Buck电感高密度集成与优化[J]. 电工技术学报, 2022, 37(18): 4688-4696.
Ni Shuo, Wu Hongfei, Chen Junyu, et al. Integration and optimization of a high power density inductor for an interleaved critical conduction mode Buck con- verter[J]. Transactions of China Electrotechnical Society, 2022, 37(18): 4688-4696.
[2] 李洪珠, 陈星星, 李超, 等. 带倍压单元的有源开关电感高增益变换器及其磁集成[J]. 电工技术学报, 2025, 40(7): 2191-2202.
Li Hongzhu, Chen Xingxing, Li Chao, et al. Active switched inductor high step-up converter with voltage multiplier cell and magnetic integration[J]. Trans- actions of China Electrotechnical Society, 2025, 40(7): 2191-2202.
[3] 管乐诗, 温兆亮, 许晓志, 等. 适用于宽增益范围的可重构单级DC-DC 变换器及其磁元件设计[J]. 电工技术学报, 2023, 38(6): 1571-1583.
Guan Yueshi, Wen Zhaoliang, Xu Xiaozhi, et al. A modular reconfigurable single-stage DC-DC converter suitable for wide gain range and its magnetic design[J]. Transactions of China Electrotechnical Society, 2023, 38(6): 1571-1583.
[4] 朱一昕, 张威, 刘淳铭, 等. 基于平面磁集成变压器的高位取能电源设计[J/OL]. 电源学报, 1-18 [2025-12-05]. https://link.cnki.net/urlid/12.1420. TM.20250326.1604.010.
Zhu Yixin, Zhang Wei, Liu Chunming, et al. Design of high-voltage power supply based on planar magnetic integrated transformer[J/OL]. Journal of Power Supply, 1-18 [2025-12-05]. https://link.cnki. net/urlid/12.1420.TM.20250326.1604.010.
[5] 谢昌桦, 张丽萍, 陈为, 等. 多相交错并联耦合电感的分析与设计[J]. 电源学报, 2025, 23(2): 31-39.
Xie Changhua, Zhang Liping, Chen Wei, et al. Analysis and design of multi-phase interleaved parallel coupled inductors[J]. Journal of Power Supply, 2025, 23(2): 31-39.
[6] Cao Yuliang, Fan Boran, Bai Yijie, et al. Common- mode noise reduction and capacitor voltage auto- balance using bridged midpoints and coupled inductor in a 3-L Buck-Boost converter[J]. IEEE Transactions on Power Electronics, 2023, 38(10): 12365-12369.
[7] Fu Minfan, Fei Chao, Yang Yuchen, et al. Optimal design of planar magnetic components for a two-stage GaN-based DC-DC converter[J]. IEEE Transactions on Power Electronics, 2019, 34(4): 3329-3338.
[8] 刘开元, 沈湛, 陈武, 等. 一种分布式气隙磁集成结构及其漏感精确建模[J]. 中国电机工程学报, 2025, 45(13): 5255-5271.
Liu Kaiyuan, Shen Zhan, Chen Wu, et al. A distributed air gap magnetic integrated structure and accurate modelling of leakage inductance[J]. Pro- ceedings of the CSEE, 2025, 45(13): 5255-5271.
[9] Zhang Jun, Ouyang Ziwei, Duffy M C, et al. Leakage inductance calculation for planar transformers with a magnetic shunt[C]//2013 IEEE Energy Conversion Congress and Exposition, Denver, CO, USA, 2013: 643-648.
[10] Mu M, Xue L, Boroyevich D, et al. Design of integrated transformer and inductor for high frequ- ency dual active bridge GaN charge for PHEV[C]// Proceedings of 2015 IEEE Applied Power Electronics Conference and Exposition, Charlotte, NC, USA, 2015, 579-585.
[11] Li Bin, Li Qiang, Lee F C. High-frequency PCB winding transformer with integrated inductors for a bi-directional resonant converter[J]. IEEE Transac- tions on Power Electronics, 2019, 34(7): 6123-6135.
[12] Phukan R, Zhao Xingchen, Chang Chewei, et al. Enhanced three-phase AC common-mode filter with optimized damping network for VFDs[J]. IEEE Transactions on Industry Applications, 2023, 59(4): 4274-4286.
[13] 江师齐, 王卫, 王盼宝, 等. 一种结构对称型电磁集成电磁干扰滤波器分析与设计[J]. 电工技术学报, 2022, 37(22): 5826-5835.
Jiang Shiqi, Wang Wei, Wang Panbao, et al. Analysis and prototyping of the electromagnetic integration of a structure-symmetrical electromagnetic interference filter[J]. Transactions of China Electrotechnical Society, 2022, 37(22): 5826-5835.
[14] Guo Jing, Wang Hui, Xu Guo, et al. Dual coupled inductors with controllable integrated leakage indu- ctance and CM noise suppression for CF-DAB converter[J]. IEEE Transactions on Power Electronics, 2023, 38(7): 8033-8038.
[15] Fei Chao, Yang Yuchen, Li Qiang, et al. Shielding technique for planar matrix transformers to suppress common-mode EMI noise and improve efficiency[J]. IEEE Transactions on Industrial Electronics, 2018, 65(2): 1263-1272.
[16] Nabih A, Jin Feng, Li Qiang. Efficient integrated transformer-inductor with high PCB utilization and optimized core[J]. IEEE Transactions on Industrial Electronics, 2024, 71(6): 5653-5662.
[17] Le K D, Nguyen Q H, Nguyen M Q, et al. Novel shielding method for planar transformers to suppress common-mode EMI noise and improve soft-switching range[J]. IEEE Transactions on Industrial Electronics, 2025, 72(9): 9095-9105.
[18] Ge Zixian, Wu Hongfei, Liu Yue. Low-loss segmented shielding technique for PCB-winding planar transformers[J]. IEEE Transactions on Power Electronics, 2023, 38(1): 12-16.
[19] He Binghui, Chen Yang, Yu Xiang, et al. Com- plementary couple-turns: an effective method for reducing common-mode noise in full-bridge LLC resonant converter with split primary winding transformer[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2024, 12(3): 2882-2901.
[20] Jin Feng, Yuan Tianlong, Nabih A, et al. Efficient integrated magnetics with winding cancellation technique to reduce common-mode EMI noise for a single-phase CLLC converter[J]. IEEE Transactions on Power Electronics, 2024, 39(11): 14758-14774.
[21] Hurley W G, Gath E, Breslin J G. Optimizing the AC resistance of multilayer transformer windings with arbitrary current waveforms[J]. IEEE Transactions on Power Electronics, 2000, 15(2): 369-376.
[22] 程鹤, 徐恺, 李朋圣, 等. 三相CLLC谐振变换器磁集成平面变压器设计与优化[J]. 电工技术学报, 2024, 39(12): 3774-3786.
Cheng He, Xu Kai, Li Pengsheng, et al. Design and optimization of three-phase CLLC resonant converter with magnetic integrated planar trans-former[J]. Transactions of China Electrotechnical Society, 2024, 39(12): 3774-3786.
[23] Advanced Energy Co., Ltd. Aif 300 V vin series datasheet[EB/OL]. (2024)[2025-09-03]. https://www. advancedenergy.com.
[24] TDK-Lambda Co., Ltd. Ph1200a280 series data- sheet[EB/OL]. (2024-01-11)[2025-09-03]. https://www. lambda.tdk.com.cn.
[25] 金升阳公司. Vrf3d_fb-1200wr3系列数据手册[EB/OL]. (2023-10-17)[2025-09-03]. https://www. mornsun.cn/ html.
Mornsun Co., Ltd. Vrf3d_fb-1200wr3 series data- sheet[EB/OL]. (2023-10-17)[2025-09-03]. https://www. mornsun.cn/html.
[26] Vicor Co., Ltd. Dcm5614xd0h36k3yzz series data- sheet[EB/OL]. (2023-06)[2025-09-03]. https://www. vicorpower.com.
Abstract High voltage-gain-range bidirectional DC-DC converters with high efficiency, high power density, and high reliability are vital for industrial applications. The transformer of such converters often has a high turn ratio. Due to multiple magnetic components, their volume proportion and losses are high. Therefore, the converter's power density and operational efficiency are affected. Magnetic component design based on printed circuit boards (PCBs) has been widely used in isolated bidirectional DC-DC converters due to its simple winding layout, low magnetic component losses, and low-profile design. However, for high-turn-ratio transformers, the large PCB copper area on the low-voltage side winding increases the parasitic capacitance between the primary and secondary windings of the isolation transformer, providing a coupling path for common-mode (CM) noise and causing severe electromagnetic interference (EMI). Therefore, the converter's electromagnetic compatibility (EMC) characteristics are affected.
From the perspective of reducing the number of magnetic components, the magnetizing inductance can be easily incorporated into the transformer by adjusting the air gap, whereas the leakage inductance is typically designed separately. Using asymmetrically distributed windings, the air-gap magnetic resistance of the center core leg can be adjusted to generate controllable leakage inductance. However, with Litz wire, the winding structure becomes more complex because the windings are wound on both outer core legs. From the perspective of CM EMI noise suppression, adding an EMI filter at the converter input is a widely used approach. The CM choke coil effectively suppresses CM noise. However, the additional magnetic components affect the system's operating efficiency and power density. For PCB winding transformers with a turn ratio of 1, a winding-cancellation technique can minimize displacement current between the primary and secondary windings by configuring the windings to have equal potential. However, for high-turn-ratio transformers, the influence of each winding's potential distribution on the winding-cancellation design requires further analysis, and the layout of the cancellation windings under high-turn-ratio conditions has not yet been studied.
This paper proposes a magnetic-integrated method for a symmetrical planar transformer based on the static electric potential (SEP) point construction. Based on the integration of magnetizing inductance, leakage inductance, and high-turn-ratio transformers, the winding cancellation technology is applied to design common-mode shielding for high-turn-ratio planar magnetic integrated transformers. Consequently, the system power density is effectively increased, CM EMI noise is suppressed, and the system EMC characteristics are improved. In addition, through the optimized design of symmetrical plane-integrated magnetic components, the number of symmetrical magnetic cores is determined to achieve the lowest system loss, an equal air-gap structure, and magnetic component size parameters, which improved system operating efficiency.
keywords：Planar integrated transformer, high turn-ratio transformer, common-mode (CM), electromagnetic interference (EMI), noise suppression, equal air gap length optimal design
DOI: 10.19595/j.cnki.1000-6753.tces.251564
中图分类号：TM41; TM46
国家自然科学基金（62173351, U23B20129）、湖南省揭榜挂帅（2021GK1250）和中国科学技术协会青年人才托举工程首届博士生专项计划（156-O-470-0000709-4）资助项目。
收稿日期 2025-09-08
改稿日期 2025-11-17
郭 靖 男，1997年生，博士研究生，研究方向为电力电子双向DC-DC变换器软开关、磁集成设计和优化。E-mail: guojingcsu@csu.edu.cn
王 辉 男，1984年生，教授，博士生导师，研究方向为DC-DC变换器和固态变压器。E-mail: wanghuicp9@csu.edu.cn（通信作者）
（编辑 陈 诚）