0 引言
人工智能快速发展伴随着数据与算力的爆发式增长，使得数据中心的能源需求显著增加[1-4]。根据国际能源署和国际数据公司报告[5-6]，预计到2030年全球数据中心能耗将达到945 TW·h，占全球总电力消耗的3%～4%。相比于传统的12 V供电架构，48 V供电架构凭借显著降低传输损耗和提高效率的优势，成为当前数据中心供电系统的主流方案[7-9]。然而，随着芯片算力、制程水平和功耗的提升，芯片自身供电电压已低至1 V左右，如何在高降压比下实现超低压、大电流算力芯片高效、高功率密度供电，成为业界亟须解决的问题[10-11]。
为了在原12 V供电架构基础上构建数据中心48 V电源系统，研究人员提出将原12 V母线作为中间母线，并增加一级固定电压比母线变换器，形成两级式供电架构[12-15]。两级式方案虽然能够较好地兼顾电压转换比、负载电压调节和电流动态响应能力等，但随着母线电压提升、负载电流增加、电压降低，两级式结构仍会不可避免地影响电源系统整体效率和功率密度。因此，寻求用单个变换器的同时实现高降压比和灵活电压调节，并实现更高效率和更高功率密度，是国内外学术界和工业界不断追求的目标。
将两级式电路中的母线变换器和Buck变换器组合或集成，以实现单级或准单级功率变换，充分利用母线变换器特有的高频、高效、高密度优势以及Buck变换器的调压能力，是构建高电压比、高效、高密度48 V电源系统的有效途径。典型方案包括美国电力电子系统中心提出的基于LLC和Buck变换器输入串联、输出并联的Sigma变换器，普林斯顿大学提出的基于开关电容和串联电容Buck变换器级联的组合变换器，以及基于叠加式开关电容和多相Buck的变换器等[16-17]。然而，组合式电路结构仍然存在电路结构复杂等一系列问题。例如，开关电容-Buck混合集成变换器中，高电压比开关电容单元的使用大幅增加了变换器所用开关管的数量和导通损耗，进而影响整体效率，如果减少开关电容单元的使用，则Buck变换器需要承受更高的输入电压，也会影响其效率和功率密度。
针对48 V供电架构，如何通过结构简洁的单级式电路方案直接将母线电压转换为低压负载电压，以实现高效、高密度供电，是当前研究关注的热点[18-20]。倍流整流变换器以其特有的电路结构简洁、适合低压大电流输出、容易实现磁集成等特点而得到业界关注[21-25]。通过在输出电感中引入负耦合，可有效抑制电流纹波，进一步提升输出性能[26-27]。文献[23]研究了 CDR的磁心结构及印制电路板（Printed Circuit Board, PCB）绕组布局，但分立电感限制了功率密度。文献[24]提出了基于EI磁心的集成耦合电感方案，实现了三个分立磁性元件的一体化，从而提升了功率密度。但单个CDR的二次侧仍受限于器件电流应力和磁心饱和，难以进一步扩展输出电流。为了有效应对大电流应用场景，文献[25]利用变压器二次侧励磁电感作为输出电感，提出了一种多相CDR并联方案，但其一次侧器件数量较多、绕组布线复杂，限制了相数扩展。
为了解决两级式架构效率与功率密度受限、单个CDR电路电流输出能力不足及并联扩展困难问题，本文提出了CDR电路的矩阵式磁集成变压器结构及其设计实现方法，通过磁心和绕组结构的优化，实现了变压器占地面积、物理尺寸和损耗的综合优化。与传统EI磁心相比，所提磁心在占用PCB的面积上减少11%，损耗降低约10%。据此设计了48 V输入、0.8～1.2 V、150 A输出的CDR变换器样机，实现了800 W/in3（1 in3=1.638 71×10-5 m3）功率密度。
1 集成CDR 变换器单元
1.1 集成CDR 电路工作原理
集成CDR拓扑如图1所示，变压器Ta与Tb交错 180°工作在储能状态，各自的二次侧励磁电感Lma与Lmb即为变换器的输出电感，iLa和iLb为电感电流。输出电感之间存在负耦合关系，M为其间互感。图1中，Vin为输入电压，Co、Vo分别为输出电容和输出电压，C1、C2为一次侧半桥电容，每个变压器匝比为N∶1，Q1为半桥高侧开关管、Q2为半桥低侧开关管。高低侧开关管以占空比D（D≤0.5）交替180°开通，ip为一次电流。二次侧开关管Sa与Q2互补导通，流经电流为iSa。二次侧开关管Sb与Q1互补导通，流经电流为iSb。
图1 集成CDR拓扑
Fig.1 Integrated CDR topology
图2 展示了集成CDR变换器在一个开关周期内的典型波形。为便于分析，以下对t0～t2半个周期的运行过程进行详细分析，另外半个周期工作模态同理。
图2 电路典型波形
Fig.2 Typical waveforms of the circuit
在t0～t1时段，开关管Q1导通、Q2关断，变压器Ta的一次侧激励使得其处于励磁状态。此时二次侧开关管Sa1截止，二次电流为零，励磁电流储能于二次侧电感Lma中，Lma两端电压VLma为Ta二次侧感应电压与输出电压Vo的差值，即
同时，变压器Tb的二次侧开关管Sb1导通，电感Lmb进入放电阶段，两端电压为输出电压Vo。此时段一次电流ip经Tb传递至二次侧，折算至二次电流大小为Nip。由于Lmb在前一周期存在续流电流，输出电流io由两部分叠加构成，即
在t1～t2时段，开关管Q2导通、Q1关断，Ta和Tb两个变压器均无一次电流激励，Sa1和Sb1同时导通，二次侧电感Lma与Lmb处于续流状态，电感两端电压均为Vo。两个二次侧电感的电流分别为iLa和iLb，输出电流io由两电感电流叠加得
基于上述分析，根据电感Lma上的伏秒积守恒可以得到变换器输入输出关系为
1.2 集成CDR 单元变压器的磁结构优化
集成CDR电路中变压器常采用传统EI磁心，如图3a所示。两个变压器的一次绕组Wpri采用“八字形”布线；二次绕组Wseca与Wsecb镜像对称绕制。图3b给出了二次绕组匝数为1的磁路示意图，二次侧励磁电感Lma与Lmb在各自的磁柱上建立磁通 aΦ和 bΦ ，分别由电感电流iLa和iLb激发。EI磁心的每个磁柱上均留有气隙，由于绕线柱间的磁通方向相反，部分磁通相互抵消，剩余磁通经非绕线柱闭合，因此在磁结构层面存在负耦合关系。
图3 集成CDR的传统EI磁心结构
Fig.3 Traditional EI-core structure for integrated CDR
从图3a所示的绕线结构可知，受中柱结构阻隔，一次绕组布线时需先绕制于一侧磁柱，随后经由磁心外侧空间连接至另一绕线柱磁柱，形成如图3b中黑色虚线框标注的变压器外部路径。该布线方式不仅导致绕组路径延长，增加了磁心外部的漏磁区域，还制约了绕组布局的紧凑性。此外，中柱的存在增大了磁心整体长度，致使磁通回路增长。
考虑到变压器二次绕组中，电流在环绕磁柱流过时，边角区域电流密度极低，本文提出分立式非绕线柱磁心结构如图4所示。将EI集成磁心的矩形中柱拆分为分立的三角形磁柱，为一次绕组提供直接从变压器磁心内部连接两绕线柱的路径空间。更紧凑的布线方式减小了磁心体积，缩短了磁通路径，可以降低损耗并提升功率密度。该排布方式在保持磁阻模型与耦合关系上与EI磁心基本一致，并在后续的矩阵化扩展中展现出优势。
图4 分立式非绕线柱磁心结构
Fig.4 Magnetic core with discrete non-winding legs
2 CDR 矩阵磁集成方法
2.1 基于矩阵变压器的CDR 变换器
在图1电路基础上，图5a给出了基于矩阵变压器的集成CDR拓扑。将原有的两个变压器Ta与Tb分别拆分扩展成两个变压器组，即a组变压器与b组变压器，每组变压器包含两个子变压器Ta1、Ta2与Tb1、Tb2。四个子变压器的一次绕组通过半桥桥臂串联连接，二次侧并联输出。输入串联、输出并联的矩阵变压器能够在保持一次侧电路复杂度不变的前提下，通过增加串并联单元数实现输出电流能力的等比扩展。变换器输入输出关系由于矩阵变压器一次侧串联的关系改变为
图5 分立式非绕线柱矩阵磁集成结构
Fig.5 Matrix magnetic integration structure with discrete non-winding legs
以输入电压48 V、输出电压0.8～1.2 V的矩阵变压器型集成CDR变换器为例，每个子变压器一次侧匝数取N=4。
分立式非绕线柱矩阵磁集成结构的绕组绕制方式如图5b所示，各单元变压器沿纵向排布以实现矩阵化集成。同组变压器二次绕组在绕线柱上保持统一绕制方向，一次绕组则可利用非绕线柱之间的间隙在磁柱间进行穿绕。此外，得益于一次侧串联结构，该拓扑能够实现二次侧均流输出。
2.2 PCB 绕组实现及优化
交错排布变压器二次绕组有助于削弱邻近效应，减小感应电流和铜损，特别适用于高频条件下的平面变压器。根据图2中的电流波形，以变压器Ta的绕线柱为例，变压器二次电流iSa由两部分组成，可以将围绕磁柱上的电流拆分为电感电流 iLa与变压器电流ip。于是把总磁动势分解为变压器磁动势（Transformer-Magneto Motive Force, T-MFF）与电感磁动势（L-MFF）两部分来分析。变压器电流的磁动势正负交错分布，在各层绕组间磁动势代数和为零；电感电流本身的直流偏置会产生磁动势累积。所以本文采用10层板的交错结构，变压器绕组具体层叠与空间磁动势如图6所示，其中顶层与底层作为器件层使用。
图6 变压器层叠结构与空间磁动势分布
Fig.6 Stacked transformer structure and distribution of magnetomotive force
矩阵变压器二次绕组为单匝，其上流过大电流需要采用多层并联增加载流能力，同时将二次侧开关管与输出电容直接整合到绕组之中，如图7所示，可以减少绕组的回路长度，降低器件的端接损耗。图8给出了分立型非绕线柱矩阵磁心的一次绕组布局示意图，每层绕制一匝，共使用4层PCB。
图7 变压器二次绕组布局
Fig.7 Secondary winding configuration of the transformer
图8 分立式非绕线柱矩阵磁心的一次绕组布局
Fig.8 Primary winding layout of a matrix magnetic core with discrete non-winding legs
图9 展示了CDR电路中变压器一次绕组优化结构细节。该结构将一次绕组分别围绕变压器Ta与变压器Tb的绕线柱直接绕制一整圈，在一层PCB内整体形成一匝。该设计显著地缩短了绕组总长度，所释放的布线空间可用于加宽一次绕组，提升一次绕组的电流承载能力。相较于图8绕制方式，此绕组结构不仅降低了结构复杂度与交流电阻损耗，而且拥有可扩展性。对于更高相数的矩阵CDR变换器，仍可直接沿用上述绕制方式，实现一次绕组的串联拓展。该结构在拓展过程中保持良好的磁耦合特性与二次电流均流能力，具备可扩展性，适用于大电流供电场景。
图9 所提矩阵磁心的一次绕组优化结构
Fig.9 Optimized primary winding layout of the proposed matrix magnetic core
3 矩阵变压器磁心结构设计方法
3.1 负耦合输出电感设计
对于CDR此类降压变换器来说，二次侧输出电感值的大小是决定输出电流纹波的关键电参数。聚焦于t0～t1时段进行分析，其间Lma为储能充磁状态，其电压特性直接决定了电流上升斜率，能够反映变换器一个周期内的等效输出电感。依据图2所示t0～t1时段的二次侧励磁电感电压波形，通过电感基本定义关系可对Lma与Lmb电感列写为
定义耦合系数k=-M/L，其中负号代表电感存在负耦合特性。由于Lma与Lmb结构上完全对称，所以取Lma=Lmb=L，L为一个子变压器二次侧的自感值。将变换器输入输出关系式（5）代入式（6），可以推导得到
其中，电感电流与时间微分比的系数就是变换器二次侧的一个等效输出电感Leq，即
由此可见，等效输出电感的大小受耦合系数k、占空比D、自感值L三者共同影响，并直接决定了电感电流在稳态工作周期内的变化速度与输出电流纹波特性。以输入电压48 V、输出电压0.8～1.2 V、满载电流150 A的基于所提集成磁心的CDR变换器为例，工作频率拟定为500 kHz，高频磁心材料选用DMR53。根据输出电流纹波设计要求，等效输出电感Leq大小取55 nH。自感L可以确定为
式中，Ns为二次侧匝数；Bmax为DMR53磁心的最大饱和磁通密度；S为磁心截面积。将式（9）代入等效电感Leq的表达式（8），占空比D=0.4，最大饱和磁通密度根据磁心材料选取0.35 T，绘制等效电感Leq、中柱面积S以及负耦合系数k三个变量的关系曲线如图10所示。
图10 等效电感、负耦合系数与磁心面积关系曲线
Fig.10 Relationship curves between equivalent inductance,negative coupling coefficient, and core area
根据图10所示曲线可知，取等效输出电感Leq=55 nH的截面为磁心设计区间，选择具有最小中柱截面积的设计点，能够在最大程度上减小磁件体积与占板面积，提升系统功率密度。由此确定耦合系数k=-0.3，进而能够确定自感L与互感M的感值大小。
3.2 矩阵磁心结构参数
为进一步得到图5b的矩阵变压器结构参数，本文分析CDR变换器中矩阵磁集成变压器的磁通特性，建立其磁通路径的等效磁阻模型如图11所示，能反映分立式非绕线柱磁心中一次侧与二次侧之间的磁耦合关系。鉴于矩阵结构可视为多个单元磁心的直接并联组合，本文以图12所示的单元变压器磁路模型进行分析，磁板上磁阻基本为零，所以近似为短路。图中，R1为绕线柱的磁阻，R2为单个三角形非绕线柱的磁阻。磁通路径中，Φ a、Φ b为绕线柱上的磁通，Φ 0为单个三角形非绕线柱上的磁通（每个变压器单元磁心存在两个三角形柱并联）。一个绕线柱和一个三角形磁柱的截面积分别为Ae1与Ae2，气隙长度分别为l1和l2。
图11 分立式非绕线柱矩阵磁心的磁阻模型
Fig.11 Magnetic reluctance model of discrete non-winding legs matrix magnetic core
图12 单元变压器磁阻模型
Fig.12 Magnetic reluctance model of the unit transformer
由于两个三角形非绕线柱完全镜像对称，将两个边柱合并为单一磁阻R3=R2/2以简化分析过程。结合磁通-磁动势关系进行建模推导，可列写磁通路径方程为
基于自感L与互感M的定义，推导得到二者数值与磁阻间的代数关系为
由于自感L、互感M以及磁柱截面面积的大小已知，将磁阻R1和R2等式（12）代入式（11），可以得到气隙长度 l1、l2，从而确定磁心的几何结构参数。
4 对比分析
为验证1.2节所提磁集成方法的优势与设计参数的正确性，分别对传统EI磁心与分立式非绕线柱型磁心单元进行有限元仿真。仿真软件为 Ansys Maxwell，工况为变换器满载150 A、输出电压1.2 V条件，仿真结果为磁心中磁通密度达到峰值的时刻（具体见图2中的t1时刻）。
图13 给出了EI磁心单元结构的有限元仿真结果，仿真结果表明，传统EI磁心结构中二次绕组的电流主要集中于绕线柱周围，红色虚线区域内几乎无电流分布，形成未被利用的无效空间。同时，磁通密度主要集中在两个绕线柱之间的最短路径上，磁板边缘区域磁通密度显著偏低，未能实现有效利用，限制了磁心利用率与集成度。
图13 EI磁心单元的有限元仿真结果
Fig.13 Finite element simulation results of the EI-core unit
图14 展示了所提分立式非绕线柱磁心结构的仿真结果。电流在绕组截面中分布均匀，未见明显的局部电流密度集中，说明三角形磁柱结构未对电流路径形成额外干扰。相较传统结构，该设计在保持原有二次侧负耦合特性的基础上，显著地缩短了磁通路径，降低了磁心损耗。
图14 分立式磁心单元的有限元仿真结果
Fig.14 Finite element simulation results of the discrete non-winding unit
进一步地，图15给出了两种结构在矩阵化扩展后的磁通密度分布。为保证可比性，仿真中统一设定各绕线柱和非绕线柱的横截面积完全相同。结果显示，所提结构在磁板面积减小的前提下，其内部磁通密度分布与传统EI磁心结构基本一致，说明其磁通耦合特性未受明显影响。同时，磁板边角区域磁通密度接近零，可以做切割处理节约磁板面积。
图15 矩阵变压器的负耦合磁心磁通密度分布
Fig.15 Flux density distribution in the magnetic cores of the matrix transformer
表1 对比了两种结构的损耗与占板面积。由表1可知，分立非绕线柱磁心结构在PCB上占板面积减少约11%，且在具有更小的尺寸优势下，磁心损耗明显小于传统EI磁心结构。得益于一次侧路径的优化布局，绕组损耗也有所降低。所以综合磁心的尺寸与总损耗，所提出的分立非绕线柱型矩阵磁集成结构具有明显优势。
表1 损耗对比
Tab.1 Loss comparison of magnetic cores
损耗 所提磁心 EI 磁心绕组损耗/W 5.4 5.95磁心损耗/W 0.52 0.61总损耗/W 5.92 6.56磁心面积/mm2 263 297
5 实验结果与分析
基于理论分析设计与仿真结果，搭建矩阵式磁集成CDR变换器样机，其中一个子变压器匝比为4∶1，磁心材料选用DMR53，磁心与样机如图16所示。样机额定输入电压为48 V，输出电压为0.8～1.2 V，满载输出150 A；二次侧等效输出电感感值55 nH，额定工作频率500 kHz。样机所选用的器件及参数见表2。
表2 样机选用器件及参数
Tab.2 Selected components and key parameters
器件 型号 参数一次侧开关管 EPC2204 100 V, 6 mΩ二次侧开关管 IQE006NE2LM5 25 V, 0.65 mΩ一次侧驱动 TI LM5113 100 V, 半桥, 1.2 A/5 A二次侧驱动 UCC27524 双路, 5 A, 低侧磁心材料 DMR53 高频铁氧体
图16 实验样机
Fig.16 Experimental prototype
图17 给出了样机在48 V输入、50 A负载条件下，分别对应0.8、1.0和1.2 V输出时的工作波形。其中VG-Q1为一次侧上管Q1栅极驱动电压，VG-Q2为一次侧下管Q2栅极驱动电压，VG-Sa为二次侧开关管Sa栅极驱动电压，Vo为输出电压。
图17 额定状态下不同负载工作波形
Fig.17 Operating waveforms under rated conditions
图18a展示了在48 V输入、50 A负载条件下，输出电压由0.8 V调节至1.2 V时的输出电流与电压波形。结果表明，所提变换器在不同输出电压下均能稳定工作，验证了其良好的电压调节能力。图18b给出了在输出电压1.0 V条件下，负载从0 A阶跃至100 A时的输出电流与电压波形。实验结果显示，输出电压在阶跃过程中仅出现小幅波动并能迅速恢复至稳定状态，说明系统在大电流突变下仍能保持稳定运行。
图18 动态响应波形
Fig.18 Dynamic response waveforms
不同输出电压下的效率测试结果如图19所示，所有结果已包含驱动损耗。变换器的额定工作状态为48 V输入，测试覆盖0.8、1、1.2 V三档输出电压。最终样机的峰值效率出现在输出电压1.2 V、电流50 A处，为91.88%，满载设计值150 A处效率为86.12%；在1 V输出下，峰值效率为90.61%，满载效率为84.96%；在0.8 V输出下，峰值效率为89%，满载效率为83.4%。样机最大输出功率180 W，功率密度达到800 W/in3。
图19 48 V输入的样机效率曲线
Fig.19 Efficiency curves of the converter at 48 V input
图20 给出样机在输出1.2 V/150 A满载工况下稳定运行的热成像图。可以观察到，整体热分布较为均匀，主要热源集中在一次侧开关管处。热成像测得器件最高温度为73.5℃，处于器件额定工作温度范围内。
图20 样机热成像图（1.2 V/150 A满载）
Fig.20 Thermal imaging of the prototype under 1.2 V/150 A full load operation
表3 对比了本文样机与CDR代表性文献[23]中方案、文献[25]中方案的关键参数。由表3可知，本方案样机拥有更低的输出电压等级，尽管效率略低于已有研究，但仍保持91.88%的高效率水平，实现了800 W/in3的高功率密度，显著高于文献[23]中方案；电流密度达到0.32 A/mm2，高于文献[25]中方案。结果证明了所提出的矩阵式磁集成方法在提升系统功率密度方面的有效性，本方案具备良好的多相并联可扩展性，能够在实现更大电流输出的同时兼顾高效率与高功率密度。
表3 与现有CDR 技术方案的对比
Tab.3 Comparison with state-of-the-art CDR technologies
方案 输出电压/V电流/A峰值效率(%)满载效率(%)频率/kHz功率密度/(W/in3)电流密度/(A/mm2)本研究 0.8～1.2 150 91.88 86.12 500 800 0.32文献[23] 1～1.8 220 94 89.75 700 370 0.25文献[25] 1.3～1.8 150 93.1 88 600 1 037 0.2
6 结论
针对面向算力供电的低压大电流需求，本文提出了CDR电路的矩阵式变压器磁集成方法，在优化磁心单元结构的基础上，进行变压器矩阵化扩展，提出有利于矩阵拓展的一次绕组优化结构。通过对负耦合电感/变压器的理论分析，给出磁结构参数的设计方法，并进行了有限元仿真验证，所提矩阵磁集成结构有效地降低了磁心占板面积和绕组损耗。实验样机在48 V输入、1.2 V/150 A输出条件下，峰值效率达91.88%，功率密度达到800 W/in3，实现了高功率密度集成以及高效率功率传输，验证了所提方案在低压大电流供电应用中的可行性。
[1]文淅宇, 朱继忠, 李盛林, 等. 基于时空协同的多数据中心虚拟电厂低碳经济调度策略[J]. 电力系统自动化, 2024, 48(18): 56-65.Wen Xiyu, Zhu Jizhong, Li Shenglin, et al. Lowcarbon economic dispatch for multiple data center virtual power plant based on spatio-temporal collaboration[J]. Automation of Electric Power Systems,2024, 48(18): 56-65.
[2]宋昱锋, 吴红飞, 邢岩. 高算力XPU 供电技术研究综述[J]. 电气工程学报, 2025, 20(4): 141-154.Song Yufeng, Wu Hongfei, Xing Yan. Review of high computing XPU power supply technologies[J]. Journal of Electrical Engineering, 2025, 20(4): 141-154.
[3]丁春涛, 曹建农, 杨磊, 等. 边缘计算综述:应用,现状及挑战[J]. 中兴通讯技术, 2019, 25(3): 2-7.Ding Chuntao, Cao Jiannong, Yang Lei, et al. Edge computing: applications, state-of-the-art and challenges[J].ZTE Technology Journal, 2019, 25(3): 2-7.
[4]窦成龙, 吴远, 钱丽萍, 等. 通感算融合赋能的低轨卫星星座网络架构与关键技术[J]. 中兴通讯技术,2024, 30(5): 9-15.Dou Chenglong, Wu Yuan, Qian Liping, et al. Communication, sensing and computing integration empowered LEO satellite constellation networks:architecture and key technologies[J]. ZTE Technology Journal, 2024, 30(5): 9-15.
[5]International Energy Agency. Electricity 2025:analysis and forecast to 2027[EB/OL]. (2025-03)[2025-09-18]. https://www.iea.org/reports/electricity-2025.
[6]IDC. IDC report reveals AI-driven growth in datacenter energy consumption[EB/OL]. (2024-10) [2025-09-18]. https://my.idc.com/getdoc.jsp?containerId=prUS52611224.
[7]Nabih A, Li Qiang. Low-profile and high-efficiency 3 kW 400 V-48 V LLC converter with a matrix of four transformers and inductors for 48V power architecture for data centers[C]//2021 IEEE Energy Conversion Congress and Exposition (ECCE),Vancouver, BC, Canada, 2021: 1813-1819.
[8]戴瑞然, 马运东, 王鹏, 等. 一种基于多谐振开关槽与Buck-Boost 电路的准并联变换器[J]. 电工技术学报, 2024, 39(18): 5768-5785.Dai Ruiran, Ma Yundong, Wang Peng, et al. Quasiparallel converter based on multi-resonant switchedtank and Buck-Boost circuit[J]. Transactions of China Electrotechnical Society, 2024, 39(18): 5768-5785.
[9]Ahmed M, Fei Chao, Lee F C, et al. High efficiency two-stage 48V VRM with PCB winding matrix transformer[C]//2016 IEEE Energy Conversion Congress and Exposition (ECCE), Milwaukee, WI, USA, 2016:1-8.
[10]Zhu Yicheng, Zou Jiarui, Pilawa-Podgurski R C N. A 1500-A/48-V-to-1-V switching bus converter for next-generation ultra-high-power processors[J]. IEEE Transactions on Power Electronics, 2024, 39(9):11340-11355.
[11]安少亮, 吴庆, 王博彦, 等. 一种电流密度均匀分布的平面变压器绕线宽度优化方法[J]. 电工技术学报, 2025, 40(6): 1816-1827.An Shaoliang, Wu Qing, Wang Boyan, et al. A winding width optimization method for planar transformer with uniform distribution of current density[J]. Transactions of China Electrotechnical Society, 2025, 40(6): 1816-1827.
[12]Yao Tingting, Ban Mingfei, Liu Yiqi. A high conversion ratio converter based on tapped-series capacitor circuit[J]. IEEE Transactions on Power Electronics, 2024, 39(5): 6181-6190.
[13]李福, 邓红雷, 张国驹, 等. 一种中间电容谐振型级联双向DC-DC 变换器[J]. 电工技术学报, 2022,37(20): 5253-5266.Li Fu, Deng Honglei, Zhang Guoju, et al. A cascaded bidirectional DC-DC converter with intermediate capacitor resonance[J]. Transactions of China Electrotechnical Society, 2022, 37(20): 5253-5266.
[14]Fei Chao, Ahmed M H, Lee F C, et al. Two-stage 48 V-12 V/6 V-1.8 V voltage regulator module with dynamic bus voltage control for light-load efficiency improvement[J]. IEEE Transactions on Power Electronics, 2016, 32(7): 5628-5636.
[15]程鹤, 李朋圣, 徐恺, 等. 双 Buck-Boost-CLLC 三端口变换器的磁件全集成结构及其优化设计[J]. 电工技术学报, 2025, 40(10): 3209-3223.Cheng He, Li Pengsheng, Xu Kai, et al. Fully integrated magnetic structure and optimized design of dual Buck-Boost-CLLC three-port converter[J]. Transactions of China Electrotechnical Society, 2025, 40(10):3209-3223.
[16]Zhang Xu, Zhang Yuanchi, Song Yufeng, et al. A 48V-0.8V/300A xPU voltage regulator with improved sigma converter[C]//2024 CPSS & IEEE International Symposium on Energy Storage and Conversion(ISESC), Xi’an, China, 2024: 72-76.
[17]Ahmed M H, Fei Chao, Lee F C, et al. Single-stage high-efficiency 48/1 V sigma converter with integrated magnetics[J]. IEEE Transactions on Industrial Electronics, 2019, 67(1): 192-202.
[18]Liang Jiawei, Wang Liang, Fu Minfan, et al. Overview of voltage regulator modules in 48 V bus-based data center power systems[J]. CPSS Transactions on Power Electronics and Applications, 2022, 7(3): 283-299.
[19]吴学智, 祁静静, 刘京斗, 等. 谐振开关电容 DC/DC 变换器拓扑研究综述[J]. 中国电机工程学报,2021, 41(2): 655-666.Wu Xuezhi, Qi Jingjing, Liu Jingdou, et al. Review of topological research on resonant switched capacitor DC/DC converter[J]. Proceedings of the CSEE, 2021,41(2): 655-666.
[20]张洋, 丘东元, 张波, 等. DC-DC 变换器分层级构造方法[J]. 电工技术学报, 2023, 38(20): 5473-5487.Zhang Yang, Qiu Dongyuan, Zhang Bo, et al.Hierarchical synthesis methods of DC-DC converters[J]. Transactions of China Electrotechnical Society, 2014, 29(10): 90-97.
[21]Zheng Yifei, Li Shouxiang, Smedley K M. Nonisolated high step-down converter with ZVS and low current ripples[J]. IEEE Transactions on Industrial Electronics, 2019, 66(2): 1068-1079.
[22]Saggini S, Zambetti O, Rizzolatti R, et al. An isolated quasi-resonant multiphase single-stage topology for 48-V VRM applications[J]. IEEE Transactions on Power Electronics, 2018, 33(7): 6224-6237.
[23]Xu Xinmiao, Li Qiang. Single-stage 48V-to-1V regulator with a half-turn transformer and currentdoubler rectifier[C]//2025 IEEE Applied Power Electronics Conference and Exposition (APEC), Atlanta,GA, USA, 2025: 1433-1438.
[24]Wong P L, Xu Peng, Yang P, et al. Performance improvements of interleaving VRMs with coupling inductors[J]. IEEE Transactions on Power Electronics,2001, 16(4): 499-507.
[25]Lou Xin, Li Qiang. Single-stage 48 V/1.8 V converter with a novel integrated magnetics and 1000 W/in3 power density[J]. IEEE Transactions on Industrial Electronics, 2023, 71(7): 6601-6611.
[26]倪硕, 吴红飞, 陈君雨, 等. 交错并联临界导通模式Buck 电感高密度集成与优化[J]. 电工技术学报,2022, 37(18): 4688-4696.Ni Shuo, Wu Hongfei, Chen Junyu, et al. Integration and optimization of a high power density inductor for an interleaved critical conduction mode Buck converter[J]. Transactions of China Electrotechnical Society, 2022, 37(18): 4688-4696.
[27]刘泽, 周国华, 何英杰, 等. 两相交错并联Buck 变换器集成磁器件多维度建模与多目标优化[J/OL].电工技术学报, 1-13[2025-09-18]. DOI: 10.19595/j.cnki.1000-6753.tces.242241.Liu Ze, Zhou Guohua, He Yingjie, et al. Multidimensional modeling and multi-objective optimization of integrated magnetic device for two-phase interleaved Buck converter[J]. Transactions of China Electrotechnical Society, 1-13[2025-09-18]. DOI: 10.19595/j.cnki.1000-6753.tces.242241.