Tab.1 Comparison of different short-circuit detection methods
检测方法优点不足 VDS检测集成度高、适用性强速度慢、阈值难选取 ID检测速度快、稳定性高传感器设计困难 dID/dt检测速度快、电路简单有封装要求、易受干扰 IG检测速度快、适用性强成本高、易受干扰 功率检测可靠性高成本高、电路复杂 dVDS/dt检测电路简单、速度快仅适用于HSF检测
摘要 作为新兴宽禁带半导体器件，SiC MOSFET广泛应用于电力电子变流器中。而快速且准确的短路检测是确保SiC MOSFET安全稳定运行的必要条件。首先，该文分析了在硬开关故障与负载短路故障时SiC MOSFET瞬态特性变化，在此基础上，提出一种基于漏源电压脉冲检测的SiC MOSFET短路检测电路。然后，通过检测SiC MOSFET开通瞬态过程中漏源电压负向脉冲实现硬开关故障报警；通过监测静态导通过程中漏源电压正向脉冲实现负载短路故障报警。最后，在给出检测电路设计方法与其器件选型方法的基础上，制作样机并搭建实验平台，对应用该检测电路的不同规格SiC MOSFET在发生硬开关故障、负载短路故障及直通短路故障时的短路检测性能进行测试。结果表明，针对具有不同开关特性的SiC MOSFET，所提检测电路具有检测时间可调、检测速度快的优点，且其参数整定简便、设计难度低，适用于多种电流规格与封装的SiC MOSFET。
关键词：SiC MOSFET 短路检测 漏源电压 脉冲监测
以碳化硅（Silicon Carbide, SiC）为代表的第三代半导体功率器件凭借其耐压性能好、损耗低、热导率高等优点，在中高压大功率电力电子应用领域展现出巨大的应用潜力[1-3]。基于SiC材料的金属氧化物半导体场效应管（Metal-Oxide-Semiconductor Field- Effect Transistor, MOSFET）作为目前应用最为广泛的SiC功率开关[4]，其运行的稳定性是影响变流器可靠性及使用寿命的重要因素。
相较于同电压、电流等级的硅（Silicon, Si）基绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor, IGBT），为了获取更低的导通电阻与更高的热导率，SiC MOSFET采用了更小的芯片面积，但导致了其在短路状态下将承受更高的电热应力[5]。近年研究表明，SiC MOSFET的短路耐受时间仅为2～8.5 ms，且随着结温Tj、栅源电压VGS与漏源电压VDS的升高而降低。同时，长时间处于短路状态也将引起SiC MOSFET模块栅氧化层退化，转移特性曲线右移，动态特性变差[6]。
SiC MOSFET的短路保护系统通常包括短路检测电路与软关断电路两部分[7]。而短路检测电路是决定软关断电路能否快速响应短路故障的关键。为此，国内外学者针对SiC MOSFET短路检测方法进行了诸多研究，基于检测参量的不同，可以分为VDS检测、漏极电流ID检测、漏极电流斜率dID/dt检测、栅极电流IG检测、功率检测以及VDS斜率dVDS/dt检测六种方式。
VDS检测又称退饱和检测，其技术相对成熟且已集成于绝大多数隔离驱动芯片中，具有适用性强与成本低的优点。然而，该电路保护阈值与消隐时间的设置较为困难，一方面，过高的保护阈值与消隐时间会降低检测电路响应速度；另一方面，过低的保护阈值与消隐时间易引起误报警。文献[8]针对保护阈值进行了优化，使其在实际运行过程中随VGS的大小而变化。文献[9-11]针对消隐时间进行了优化，在VGS或ID满足开通条件时才激活退饱和检测，从而有效地缩短消隐时间。然而，这些电路结构相对复杂，且会引入额外参数整定需求。文献[11]通过对VDS一定时间内积分量的检测实现故障判断，但其在降低了误报率的同时也降低了负载短路故障（Fault Under Load, FUL）检测的响应速度。ID检测通过直接检测SiC MOSFET漏极电流的方式判断短路状态。为降低对主回路的干扰，该方式通常将印制电路板罗氏线圈集成于功率回路中[12-14]，响应速度快且安全性高。然而，线圈的设计相对复杂且难以应用于空间受限的场合。dID/dt检测通过检测SiC MOSFET开尔文源极-功率源极间寄生电感压降的方式判断是否发生短路[15-18]。该方法响应速度快、可靠性高。然而，不同规格SiC MOSFET寄生电感值相差较大，不同运行条件下阈值整定相对困难，且寄生电感易受外部噪声的影响，对SiC MOSFET的封装也提出了要求。IG检测通过检测短路瞬态产生的负向门电流来判断短路故障[19]，适用范围广。然而，该检测电路需使用高精度差分运放及额外隔离供电单元，系统结构复杂，且对辅助器件的带宽及响应时间有较高的要求。功率检测利用检测SiC MOSFET短路时自身产生的功耗来实现故障判断[20]。但功耗计算需基于复杂的乘法器电路，且对电压与电流采样芯片的响应时间及时序一致性要求较高。文献[21]提出了一种基于dVDS/dt的检测方式，其将开通瞬态VDS变化速度作为检测条件，继而实现硬开关故障（Hard Switching Fault, HSF）判断。然而，该方式仅适用于HSF检测，对于FUL状态的检测仍需与其他电路配合完成。
表1给出了以上六种检测方式对比，在实际使用中仍需根据应用场景选取。相较而言，dVDS/dt检测方式主要基于逻辑判断，对SiC MOSFET运行环境及自身封装结构无特殊要求，且空间占用小、成本低。然而，dVDS/dt检测方式对于FUL的检测仍需进一步完善，且针对HSF的检测电路过于复杂，响应时间较长。为此，本文提出了一种基于VDS脉冲检测的短路故障检测电路，该电路在具备dVDS/dt检测方式优点的同时，适用于HSF与FUL两种故障，且响应速度快，参数整定简单、易于集成。同时，制作样机并通过实验验证了不同母线电压下应用于不同电流等级SiC MOSFET时检测电路的有效性与可靠性。
表1 不同短路检测方法对比
Tab.1 Comparison of different short-circuit detection methods
检测方法优点不足 VDS检测集成度高、适用性强速度慢、阈值难选取 ID检测速度快、稳定性高传感器设计困难 dID/dt检测速度快、电路简单有封装要求、易受干扰 IG检测速度快、适用性强成本高、易受干扰 功率检测可靠性高成本高、电路复杂 dVDS/dt检测电路简单、速度快仅适用于HSF检测
图1给出了SiC MOSFET正常工作状态、HSF状态及FUL状态下VGS、VDS与ID波形。图1a中，SiC MOSFET正常开通时VDS在VGS升至米勒平台电压VMiller时开始下降，直至完全开通时降至导通压降VDS(on)，该时段内dVDS/dt为负值；当SiC MOSFET开始关断时，VDS同样在VGS降至米勒平台电压时开始上升，直至完全关断后升至母线电压VDC，此时段内dVDS/dt为正值。图1b所示为HSF状态下工作波形，由于此时负载已短路，母线电压将全部作用于SiC MOSFET自身，相较于图1a，VDS在VGS升至米勒平台阈值电压时不会大幅下降，其在主回路寄生电感作用下发生小幅振荡后重新稳定于VDC，VDS脉冲持续时间较小，ID急剧上升，SiC MOSFET退出安全区，结温迅速升高，长时间处于该状态下将导致SiC MOSFET发生过热而损毁。图1c所示为SiC MOSFET在FUL状态下的工作波形，在t1c时刻前，VGS已处于驱动正压VCC，VDS处于VDS(on)，ID的值为正常工作电流。在t1c时刻，短路故障发生，ID急剧增加的同时VDS也随之上升，dVDS/dt为正值。SiC MOSFET由欧姆区进入饱和区，功耗升高。同时，部分ID通过米勒电容注入栅极，使VGS出现电压尖峰。
图1 不同开关状态下SiC MOSFET工作波形
Fig.1 Working waveforms of SiC MOSFET in different conditions
通过图1三种状态的对比可以看出，相较于正常开通瞬态，HSF下的VDS在开通完成后仍未发生大幅下降；同时，FUL下的VDS在开通已完成且关断信号尚未到来时再次出现大幅上升。基于这一特性，可以实现针对不同类型短路故障的检测。
基于不同工作状态下dVDS/dt的变化特性，本文提出了一种基于VDS脉冲检测的SiC MOSFET短路检测电路，其电路结构如图2所示。可以看出，该电路由RC微分电路、HSF检测电路以及FUL检测电路三部分构成。其中，RC微分电路由高压电容CS、分压电阻RS1、RS2及稳压二极管VD1、VD2构成。RC微分电路输出信号VS与分压后驱动信号VPWM一同被传输至HSF检测电路与FUL检测电路。当SiC MOSFET发生HSF或FUL时，相应检测电路将输出高电平，驱动或门电路产生高电平短路故障信号VSC。该信号可用于控制后续软关断电路或通过信号隔离模块反馈至控制单元以完成保护功能。
图2 本文提出的SiC MOSFET短路检测电路结构框图
Fig.2 Circuit block diagram of the proposed SiC MOSFET detector
2.2.1 RC微分电路
结合图1与图2，当SiC MOSFET正常开通时，分压电阻RS1端电压VS为
（1）
若令VDS下降时间为ton，则VS在正常开通瞬态的负峰值VS(min)为
（2）
当SiC MOSFET正常关断时，VS的值仍可用式（1）求解，若令VDS上升时间为toff，则VS在正常关断瞬态的峰值VS(max)为
（3）
当SiC MOSFET开通瞬态发生HSF时，快速上升的ID使主回路寄生电感Lp两端产生感应电压，引起VS波动，此时段内VS的负峰值VS(HSF)为
（4）
式中，tHSF为短路电流ID(SC)上升至最大值所需时间；Vth为门阈值电压；gm为跨导。由式（4）可以看出，此时段内VS(HSF)的大小由Lp及VGS决定。然而实际短路过程中，由于gf和Vth都会随结温升高而变化，故VS(HSF)的取值与VDC、VGS和结温均具备一定相关性。此外，VDC又会直接影响温度变化，不同VDC下VS(HSF)的变化趋势也会存在差异[22]。为增大VS(min)与VS(HSF)间差异以准确识别HSF，应尽可能优化电路布局走线，降低Lp对VS(HSF)的影响。
当SiC MOSFET在正常开通过程中发生FUL时，在VS上将会叠加较大dID(SC)/dt所引起的寄生电感压降，若FUL状态下VDS与ID上升时间均为tFUL，则该时段内VS的峰值VS(FUL)可以表示为
（5）
同样地，由式（5）可以看出，VS(FUL)受寄生电感Lp影响有超出检测电路最大允许输入电压的可能。为提升电路可靠性，实际应用中靠稳压二极管VD2限幅避免损坏后续检测单元。
2.2.2 HSF检测电路
HSF检测电路通过检测VS与VPWM实现开通瞬态短路故障判断，并在短路时产生高电平故障报警信号VSC-H，具体电路拓扑如图3所示，该电路由肖特基二极管VDH、释能电阻RHL、P沟道MOSFET管QP、电容CHSF、高速比较器、基于运放的加法与减法器、单稳态触发器、非门电路以及D触发器构成。
图3 本文所提出的HSF检测电路
Fig.3 The circuit of the proposed HSF detector
图4给出了SiC MOSFET正常开关状态与HSF状态下工作波形。
图4 HSF检测电路工作波形
Fig.4 The working waveforms of the HSF detector
（1）正常开关状态：t1a时刻，SiC MOSFET开通，RC微分电路如2.2.1节所述产生VS负脉冲，电容CHSF通过VDH放电，CHSF承压VCH开始降低。同时，驱动信号VPWM一方面经上升沿触发的单稳态触发器产生宽度固定为Tpluse的脉冲信号VOS-H，经反相器将低电平Vclk-H信号送入D触发器时钟输入端；另一方面，+5 V的VPWM经减法器转为+2.5 V驱动信号VDsch-H关断QP避免CHSF充电，电路开启HSF检测。t2a时刻，随着CHSF持续放电VCH的值逐渐低于HSF保护阈值VHSFref，高速比较器的输出Vcout-H由高电平0 V转为低电平-5 V，经加法器后升至0 V信号Vcmp-H并送入D触发器输入端。t3a时刻，单稳态触发器输出脉冲VOS-H经反相器后产生具备上升沿的Vclk-H并更新D触发器输出，依据此时Vcmp-H的状态（0 V）更新自身输出VSC-H。t4a时刻，SiC MOSFET开始关断，关断瞬态正向VS脉冲在VDH作用下无法影响HSF检测电路，VPWM迅速降至低电平0 V并经减法器后生成-2.5 V驱动信号VDsch-H开通QP，CHSF经RHL重新充电至0 V，HSF故障检测复位。
（2）HSF状态：t5a时刻前负载已短路，t5a时刻SiC MOSFET开通信号到来，由2.2.1节RC微分电路工作原理分析可知，由于HSF状态下VDS不会发生大幅下降，VS仅存在短时且小幅的振荡，CHSF在VS作用下短暂放电，其端电压VCH稳定在仍高于VHSFref的值。因此，比较器输出Vcout-H仍为高电平0 V，经加法器后转为+5 V信号Vcmp-H送入D触发器。t6a时刻，Vclk-H在VPWM与单稳态触发器的作用下再次产生上升沿更新D触发器输出，由于此时Vcmp-H的值为高电平+5 V，故输出VSC-H为高电平报警信号，HSF检测完成。
2.2.3 FUL检测电路
FUL检测电路通过监测VS与VPWM实现静态开通过程中的短路检测，并在FUL发生时产生高电平报警信号VSC-F，具体电路如图5所示，该电路由肖特基二极管VDF、释能电阻RFL、N沟道MOSFET管QN、电容CFUL、高速比较器、与门电路、非门电路及D触发器构成。图6给出了FUL检测电路在SiC MOSFET正常开关状态与FUL状态下各结点工作波形。
图5 本文所提出的FUL检测电路
Fig.5 The circuit of the proposed FUL detector
图6 FUL检测电路工作波形
Fig.6 The working waveforms of the FUL detector
（1）正常开关状态：t1b时刻，VPWM升至高电平，经非门后驱动辅助MOSFET管QN关断，CFUL放电回路被断开，系统进入FUL检测状态。t2b时刻，VS负脉冲到来，但在VDF的反向阻断作用下不会影响FUL检测电路，CFUL端电压VCF保持0 V，低于FUL保护阈值电压VFULref，高速比较器输出信号Vcmp-F为低电平，与VPWM经逻辑与门运算后生成低电平信号Vclk-F送入D触发器时钟输入端。由于D触发器时钟输入端没有被上升沿激活，输出信号VSC-F保持低电平。t3b时刻，VPWM降至低电平，经非门后驱动辅助QN开通，RFL接入CFUL放电回路。t4b时刻，VS正脉冲到来，由于放电回路的接入，CFUL端电压仍维持低电平，D触发器输出保持不变。
（2）FUL状态：t5b时刻，VPWM升至高电平，此时段检测电路各点电压与SiC MOSFET正常开通情况相同。t6b时刻，短路故障发生，VDS迅速上升至母线电压，正脉冲信号VS通过二极管VDF向CFUL充电，由于此时CFUL放电回路已断开，其端电压VCF持续上升。t7b时刻，VCF超过保护阈值VFULref，比较器输出信号Vcmp-F升至高电平，与当前同为高电平的VPWM信号经逻辑与门后输出高电平Vclk-F信号。D触发器在Vclk-F上升沿的作用下输出VPWM当前状态，即高电平短路报警信号VSC-F，完成检测。
RC微分电路选型既要确保VS响应速度，也要避免其在峰值时于稳压二极管VD1、VD2上产生的耗散功率超过稳压管最大允许值，本文所选取稳压管型号为DL4733A（5.1 V/1 W），高压电容CS= 220 pF (1 kV)，电阻RS2由多只贴片电阻串联构成，取值2.2 kW，电阻RS1=47 W。此外，SiC MOSFET驱动电路输出端由电阻R1～R3、电容C1～C3及+5 V电源构成分压网络生成驱动参考信号VPWM。其中，电容C1～C3用于为开关瞬态产生的高频振荡提供低阻抗回路，电阻R1～R3需确保VPWM幅值不能超过后续逻辑电路电压上限。在本文应用中，电阻R1、R2、R3的取值分别为20、7、20 kW，电容C1、C2、C3的取值分别为56、100、56 pF，+5 V电压源通过低压差线性稳压器（Low Dropout Regulator, LDO）由驱动正电源VCC取得。
由HSF检测电路工作原理可知，在HSF状态下，只有当D触发器时钟信号Vclk-H上升沿到来时，VSC-H才能转为高电平并触发故障报警。因此，单稳态触发器预设脉冲宽度Tpulse是影响HSF检测电路响应时间的主要因素。一方面，Tpulse取值过低将导致D触发器输出更新时CHSF仍处于放电过程，其端电压VCH尚未低于VHSFref而造成误报警；另一方面，Tpulse取值过高将导致保护电路触发不及时，SiC MOSFET有热击穿的危险。因此，Tpulse可在满足式（6）的条件下取较小值。
（6）
式中，tVS为VS降至保护阈值VHSFref所需时间，其大小由SiC MOSFET开通瞬态VDS上升时间与滤波电容CHSF大小决定；tpd为比较器、加法器及逻辑电路的响应延迟时间。考虑本文所用型号为SP25N120的SiC MOSFET开通时间，此处Tpulse=200 ns。
由2.2节的分析可知，保护阈值VHSFref是比较器能否区分正常开通与硬开关故障的重要参数。若VHSFref取值过高，Lp所引起的VDS振荡将使VCH在HSF状态下仍能低于VHSFref，进而造成检测失效。图7给出了CHSF=1 nF，400 V母线电压下发生HSF时VCH与Lp关系曲线。可以看出，随着Lp的增大，电容CHSF两端电压差也随之升高。实际应用中，VHSFref应尽量低于式（4）所得到的VS(HSF)以降低HSF状态下VDS振荡对检测电路的影响。同时，VHSFref取值过低也将导致正常开通时VCH无法达到阈值而造成误报警。结合图7与式（2）～式（4），本文取VHSFref=-2.8 V。
图7 VCH与Lp关系曲线
Fig.7 Relationship curve between VCH and Lp
由图4可以看出，Vclk-H上升沿结束后比较器的输出在下一次开通信号到来前不会影响检测结果，故系统对CHSF的充电速度与QP开通延迟要求不高，CHSF与RHL的取值仅需满足
（7）
式中，Toff为SiC MOSFET每周期关断时间。然而，检测电路对于QP的关断延迟有较高的要求，若QP关断滞后于VS负脉冲，则正常开通瞬态CHSF无法放电至保护阈值，进而造成误报警。因此，减法器电路需能够提供充足的QP门极关断电流。
依据FUL检测电路工作流程，当VCF超过保护阈值VFULref时将触发短路报警信号。因此，FUL检测电路的响应时间由短路瞬态VS上升速度及检测辅助电路的信号传输延迟决定。不同于HSF检测电路，FUL检测电路对于放电回路开关管QN开通与关断延迟的要求均不高。QN的开关直接由VPWM控制，QN的关断仅需在SiC MOSFET开通瞬态短路检测结束前完成，即
（8）
式中，tQoff为QN关断延迟。QN的开通延迟虽可能造成SiC MOSFET关断瞬态VS正脉冲对CFUL充电，从而使与门电路的一端输入Vcmp-F为高电平，但更早下降的VPWM信号将确保与门另一端输入低电平而不会产生误报警。因此，考虑到QN开通延迟所造成的Vcmp-F误升高，放电电阻RFL与滤波电容CFUL的取值同样需满足
（9）
综上所述，本文所设计的短路检测电路参数及器件选型见表2，短路检测电路样机如图8所示。
表2 短路检测电路器件选型
Tab.2 Components of the SC detector
参 数数值 (型号) CHSF/nF1 RHL/W15 QPSI2319 VDHSS110 CFUL/pF470 RFL/W10 QNRTQ020N05 VDFSS110 比较器TLV3501 加法器、减法器OPA2830 逻辑非门74LVC1G14 与门74LVC1G08 单稳态触发器SN74LVC1G123 D触发器SN74LVC1G175
图8 短路检测电路样机
Fig.8 The prototype of the designed SC detector
为验证所提出电路针对SiC MOSFET不同类型短路故障的检测性能，搭建电路结构如图9所示的短路测试实验平台。为验证短路瞬态下所设计检测电路各结点工作状态，采用两台四通道示波器同时采集多结点波形，实验平台如图10所示。桥臂电路由大功率IGBT（650 V/160 A）VT2与待测SiC MOSFET VT1串联组成，通过调节IGBT与SiC MOSFET的导通次序分别模拟HSF与FUL，实验主要设备及器件的型号见表3，其中，为验证电路的普适性，采用了两种不同电流规格的（1 700 V/ 7 A、1 200 V/25 A）SiC MOSFET进行测试。
图9 短路测试实验平台原理
Fig.9 Schematic of the designed SC experimental prototype
图10 实验平台
Fig.10 Experimental platform
表3 实验主要设备与器件
Tab.3 The main equiments and components
设备与器件型号与参数 SiC MOSFET 1SCT1000N170 (1 700 V/7 A) SiC MOSFET 2SP25N120 (1 200 V/25 A) IGBTAFGY160T65SPD (650 V/160 A) 驱动芯片、驱动电源ADuM4135, QA01C-18 母线电容CBUS60 mF/1 100 V´8 示波器SDS5104X, DSOX1204G 隔离电压探头ETA5215B (200 MHz/1 500 V) 电流探头RCP600XS (30 MHz/600 A)
4.1.1 HSF检测
由于本文的主要研究对象为短路检测电路而非软关断保护电路，为确保实验安全性，在HSF测试中设置SiC MOSFET开通时长为1.3 ms。图11给出了母线电压为400 V，型号为SP25N120（1 200 V/ 25 A）的SiC MOSFET正常运行状态下VDS、VGS、ID、VSC-H及HSF检测电路相关逻辑信号波形。可以看出，电容CHSF在正常开通瞬态持续放电使VCH低于VHSFref，从而导致D触发器输入信号Vcmp-H在Vclk-H上升沿到来前已降至0 V，进而确保正常开通过程中HSF检测电路的报警信号VSC-H能够始终保持为低。
图11 正常运行状态下HSF检测电路工作波形
Fig.11 Working waveforms of the HSF detector under normal condition
图12给出了SiC MOSFET开通时刻IGBT已提前导通条件下，即模拟HSF状态下电路各点工作波形。与图11比较可以看出，开通瞬态VDS较小的波动使VCH未能降至VHSFref以下，进而导致D触发器输入信号Vcmp-H在Vclk-H上升沿到来前仍为高电平。如图12所示，VSC-H在ID上升185 ns后跳变为高电平以提示短路故障，与2.2.1节所述HSF检测电路工作原理相符。
图12 HSF状态下HSF检测电路工作波形
Fig.12 Working waveforms of the HSF detector under HSF condition
为进一步验证HSF检测电路在不同母线电压下的短路检测功能，图13与图14分别给出了母线电压为300 V与500 V时，HSF状态下SiC MOSFET开通瞬态相关波形。可以看出，HSF检测电路的响应时间几乎不受母线电压影响，这主要是由于D触发器时钟信号的上升沿主要取决于驱动信号VPWM上升时刻与单稳态触发器预设输出脉冲的宽度，与SiC MOSFET运行外部条件相关性较小。
图13 300 V电压下HSF检测电路波形
Fig.13 Circuit waveforms of the HSF detector at VDC is 300 V
图14 500 V电压下HSF检测电路波形
Fig.14 Circuit waveforms of the HSF detector at VDC is 500 V
4.1.2 FUL检测
为验证所提出的FUL检测电路性能，图15首先给出了正常工作状态下SiC MOSFET工作波形以及FUL检测电路各结点电压波形。可以看出，在正常开通过程中，虽然存在一定的扰动，但电容CFUL端电压VCF始终处于保护阈值VFULref以下，进而确保故障报警信号VSC-F能够维持低电平。在SiC MOSFET关断瞬态，VCF由于QN自身开通延迟会在VS正脉冲的作用下短暂上升，但驱动端电平为低的VPWM仍能确保D触发器两输入信号维持低电平，进而避免正常工作状态下的误报警。
图15 正常运行状态下FUL检测电路波形
Fig.15 Circuit waveforms of the FUL detector under normal condition
通过调整驱动信号，使被测SiC MOSFET率先开通，并于0.8 ms后短暂开通桥臂上方IGBT以模拟FUL状态，实验得到FUL检测电路工作波形如图16所示。与图15相比较，IGBT开通造成的VDS上升使VCF超过保护阈值VFULref，经比较器及与门电路后向D触发器时钟端输出上升信号Vclk-F。D触发器在Vclk-F上升沿依据当前VPWM状态输出高电平，完成短路报警。如图16所示，短路检测电路响应时间为178 ns。
图16 FUL状态下FUL检测电路工作波形
Fig.16 The working waveforms of the FUL detector under FUL condition
同样地，图17与图18分别给出了母线电压为300 V与500 V时，FUL状态下SiC MOSFET相关工作波形。可以看出，不同母线电压下的检测电路响应时间差异较小，这是由于FUL检测电路响应时间主要取决于短路瞬态dVDS/dt的大小，而所采用的FUL模拟条件使该时段内dVDS/dt受IGBT开通速度限制，即在当前母线电压范围内，IGBT开通速度差异较小，进而限制了母线电压对检测电路响应时间的影响。
图17 300 V电压下FUL检测电路波形
Fig.17 Circuit waveforms of the FUL detector at VDC is 300 V
图18 500 V电压下FUL检测电路波形
Fig.18 Circuit waveforms of the FUL detector at VDC is 500 V
为进一步验证所提出的短路检测电路是否适用于不同电流等级的SiC MOSFET。将被测MOSFET管SP25N120（25 A）更换为小电流型号SCT1000N170（7 A），并根据其开通时间及式（6）调整Tblank= 135 ns以提升检测电路响应速度。图19与图20分别给出了正常工作状态与HSF状态下SCT1000N170工作波形及HSF检测电路各点电压波形。
图19 应用于小电流规格SiC MOSFET的HSF检测电路正常工作状态波形
Fig.19 Operating waveforms of the HSF detector for low-current SiC MOSFET under normal condition
图20 应用于小电流规格SiC MOSFET的HSF检测电路HSF状态下工作波形
Fig.20 Operating waveforms of the HSF detector for low-current SiC MOSFET under HSF condition
对比图11与图19可以看出，不同电流等级SiC MOSFET在正常工作时HSF检测电路各点逻辑状态基本一致。同时，小电流SiC MOSFET更快的开通速度使CHSF放电过程更短，VCH更早降至VHSFref以下，而135 ns的Tblank使如图20所示HSF状态下VSC-H的响应速度提升至82 ns。因此，对于开通速度更快的小电流规格SiC MOSFET，缩短Vclk-H脉冲宽度可以提升短路检测速度。在实际应用中，HSF检测电路响应时间可通过SiC MOSFET正常开通瞬态VDS脉冲时刻确定，简化了参数整定过程。
图21与图22分别给出了正常工作状态与FUL状态下SCT1000N170工作波形及FUL检测电路各结点电压波形。对比图15与图21可以看出，不同电流等级SiC MOSFET正常工作时FUL检测电路各点逻辑状态变化基本一致。对比图16与图22可以看出，不同于HSF检测电路，短路电流较小时FUL检测电路报警信号VSC-F的响应时间仅为64 ns，这是由于模拟FUL状态下dVDS/dt由IGBT承压VCE下降速度决定，dVCE/dt计算公式[23]为
（10）
式中，VDD为IGBT驱动正压；VGEth为IGBT门开通阈值；CGC为IGBT结电容。由式（10）可得，VCE下降速度与电流IC成反比。当短路电流降低时，VCE下降速度增加，这使SiC MOSFET承压VDS上升速度更快，进而提升FUL检测电路响应速度。
图21 应用于小电流规格SiC MOSFET的FUL检测电路正常工作状态波形
Fig.21 Operating waveforms of the FUL detector for low-current SiC MOSFET under normal condition
图22 应用于小电流规格SiC MOSFET的FUL检测电路FUL状态下工作波形
Fig.22 Operating waveforms of the FUL detector for low-current SiC MOSFET under FUL condition
在桥式电路拓扑结构中，由于驱动失效、开关管击穿或控制错误等原因，单桥臂上、下SiC MOSFET可能同时导通发生直通短路，也称串联短路故障（Series Short-Circuit, SSC）[9]故障。根据开通次序的不同，故障期间上下管将分别处于HSF与FUL状态。为验证所提检测电路的适用性，将图9中IGBT（VT2）替换为与下管一致的SP25N120，搭建了如图23所示的单桥臂实验样机。实验过程中桥臂下方SiC MOSFET（VT1）在t1时刻率先导通，1 ms后开通SiC MOSFET（VT2）以产生直通短路故障。图24给出了短路瞬态VT1与VT2电压、电流以及故障信号。可以看出，在t2时刻桥臂直通故障发生时，上、下管处于串联导通状态。由于双管的I-V特性相同，VDS1与VDS2将在短路过程中趋于一致。对于下管VT1，由于VDS1在VGS1为驱动正压时快速上升，故VT1的FUL检测电路可以产生高电平报警信号VSC1。对于上管VT2，由于VDS2在开通瞬态仍能快速下降，故其故障信号VSC2仍为低电平，HSF检测失效。但此时控制器仍可通过VSC1实现桥臂直通故障报警，且VT1的关断也将避免桥臂的持续直通。
图23 直通短路实验板
Fig.23 The testboard for the short-circuit
图24 单桥臂两只SiC MOSFET串联短路瞬态波形
Fig.24 Transient waveforms for two series-connected SiC MOSFET in a single bridge arm under SSC condition
本文提出了一种基于VDS脉冲检测的SiC MOSFET短路故障检测电路，给出了其工作原理及设计方法，并通过实验验证了不同母线电压下，不同规格SiC MOSFET发生不同类型短路故障时，所提出检测电路的快速性与可靠性。实验结果与理论分析相符，主要结论如下：
1）相较于传统VDS短路检测方式，所提出的检测电路具备更快的响应速度，且响应时间在200 ns内。针对HSF检测电路，参数整定可依据正常开通时SiC MOSFET的瞬态特性调节，保护阈值与响应时间选取过程不会损坏SiC MOSFET；针对FUL检测电路，故障检测响应时间主要由瞬态VDS上升速度决定，基于多重逻辑判断的检测方法有效地避免了误报警问题。
2）所提故障检测电路无需器件引出开尔文源极，易于与单管或模块封装SiC MOSFET集成，对于功率模块正常开关特性无不良影响，兼容性强。
3）所提故障检测电路性能受母线电压影响小，且其参考电位与被检测元件一致，无需额外高压隔离单元与高带宽器件，具备结构简单、成本低的 优点。
参考文献
[1] 盛况, 任娜, 徐弘毅. 碳化硅功率器件技术综述与展望[J]. 中国电机工程学报, 2020, 40(6): 1741- 1753.
Sheng Kuang, Ren Na, Xu Hongyi. A recent review on silicon carbide power devices technologies[J]. Proceedings of the CSEE, 2020, 40(6): 1741-1753.
[2] 方宇娟, 杨汶瑾, 李姚旺, 等. 中国绿电交易市场机制研究综述及发展展望[J/OL]. 电力系统自动化, 2025: 1-15. (2025-09-26). https://kns.cnki.net/kcms/ detail/32.1180.TP.20250925.1359.002.html.
Fang Yujuan, Yang Wenjin, Li Yaowang, et al. Research review and development prospect of green electricity trading market mechanism in China[J/OL]. Automation of Electric Power Systems, 2025: 1-15. (2025-09-26). https://kns.cnki.net/kcms/detail/32.1180. TP.20250925.1359.002.html.
[3] 文阳, 杨媛, 宁红英, 等. SiC MOSFET短路保护技术综述[J]. 电工技术学报, 2022, 37(10): 2538- 2548.
Wen Yang, Yang Yuan, Ning Hongying, et al. Review on short-circuit protection technology of SiC MOSFET[J]. Transactions of China Electrotechnical Society, 2022, 37(10): 2538-2548.
[4] 王来利, 赵成, 张彤宇, 等. 碳化硅功率模块封装技术综述[J]. 电工技术学报, 2023, 38(18): 4947- 4962.
Wang Laili, Zhao Cheng, Zhang Tongyu, et al. Review of packaging technology for silicon carbide power modules[J]. Transactions of China Electro- technical Society, 2023, 38(18): 4947-4962.
[5] 冯甘雨, 李学宝, 陶琛, 等. 高压大功率IGBT短路失效机理及保护技术研究综述[J]. 电工技术学报, 2025, 40(16): 5044-5067.
Feng Ganyu, Li Xuebao, Tao Chen, et al. A review of short-circuit failure mechanism and protection technology of high-voltage and high-power IGBT device[J]. Transactions of China Electrotechnical Society, 2025, 40(16): 5044-5067.
[6] Wang Ning, Zhang Jianzhong, Deng Fujin. Short- circuit dynamic model of SiC MOSFET considering failure modes[J]. IEEE Transactions on Power Electronics, 2024, 39(11): 14656-14669.
[7] Zhang Man, Li Helong, Yang Zhiqing, et al. Short circuit protection of silicon carbide MOSFETs: challenges, methods, and prospects[J]. IEEE Transa- ctions on Power Electronics, 2024, 39(10): 13081- 13095.
[8] Huber E. System and method for desaturation detection. U.S. Patent US 10, 263, 412[P]. 2019-4-16.
[9] Wang Qiang, Zhang Jingwei, Iannuzzo F, et al. Short-circuit fault adaptive analysis and protection for SiC MOSFETs[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2023, 11(5): 4867-4881.
[10] Ouyang Wenyuan, Sun Pengju, Xie Minghang, et al. A fast short-circuit protection method for SiC MOSFET based on indirect power dissipation level[J]. IEEE Transactions on Power Electronics, 2022, 37(8): 8825-8829.
[11] 宛新春, 陈其工, 杨锦涛, 等. 基于栅极和漏极电压检测的SiC MOSFET短路保护电路研究[J]. 电工技术学报, 2025, 40(4): 1145-1155, 1168.
Wan Xinchun, Chen Qigong, Yang Jintao, et al. Research on SiC MOSFET short-circuit protection based on gate and drain voltage detection[J]. Transa- ctions of China Electrotechnical Society, 2025, 40(4): 1145-1155, 1168.
[12] 李虹, 胡肖飞, 王玉婷, 等. 适用于SiC MOSFET的漏源电压积分自适应快速短路保护电路研究[J]. 中国电机工程学报, 2024, 44(4):1542-1552.
Li Hong, Hu Xiaofei, Wang Yuting, et al. Research on drain-source voltage integration-based adaptive fast short-circuit protection circuit for SiC MOSFET[J]. Proceedings of the CSEE, 2024, 44(4): 1542-1552.
[13] 项鹏飞, 郝瑞祥, 郝一, 等. 基于PCB罗氏线圈的SiC MOSFET简化短路保护电路研究[J]. 中国电机工程学报, 2022, 42(19): 7194-7205.
Xiang Pengfei, Hao Ruixiang, Hao Yi, et al. Simplified short-circuit protect circuits based on PCB Rogowski coils for SiC MOSFETs[J]. Proceedings of the CSEE, 2022, 42(19): 7194-7205.
[14] Lee Jua, Hyeon S, Kuk L. Short-circuit protection for SiC MOSFET based on PCB-type Rogowski Current sensor: design guidelines, practical solutions, and performance validation[J]. IEEE Transactions on Power Electronics, 2024, 39(3): 3580-3589.
[15] 谭亚雄, 刘元, 张梦洋, 等. 一种SiC MOSFET双阈值检测短路保护电路设计与研究[J/OL]. 中国电机工程学报, 2025: 1-12. (2025-04-25). https:// link.cnki.net/doi/10.13334/j.0258-8013.pcsee.242303.
Tan Yaxiong, Liu Yuan, Zhang Mengyang, et al. Research on a dual-threshold detection short-circuit protection circuit for SiC MOSFET[J/OL]. Pro- ceedings of the CSEE, 2025: 1-12. (2025-04-25). https://link.cnki.net/doi/10.13334/j.0258-8013.pcsee. 242303.
[16] Wu Yifan, Li Chi, Liu Jianwei, et al. An ultrafast and low-invasive short-circuit current limiting method by gate voltage control for SiC MOSFETs with Kelvin- source[J]. IEEE Transactions on Power Electronics, 2024, 39(12): 15696-15708.
[17] Li Qiang, Yang Yuan, Wen Yang, et al. A fast overcurrent protection IC for SiC MOSFET based on current detection[J]. IEEE Transactions on Power Electronics, 2024, 39(5): 4986-4990.
[18] Xue Ju, Xin Zhen, Wang Huai, et al. An improved di/dt-RCD detection for short-circuit protection of SiC MOSFET[J]. IEEE Transactions on Power Elec- tronics, 2021, 36(1): 12-17.
[19] Ke Zipeng, Wang Jun, Hu Bo, et al. An ultrafast universal short-circuit protection technique based on gate current detection for SiC MOSFET[J]. IEEE Transactions on Power Electronics, 2024, 39(10): 11931-11936.
[20] Wen Yang, Yang Yuan, Li Yan. A novel short-circuit protection scheme for silicon carbide (SiC) MOSFET module considering operation temperature[J]. IEEE Transactions on Power Electronics, 2025, 40(8): 10661-10671.
[21] Guo Zhehui, Li Hui. dv/dt sensing-based short-circuit protection for medium-voltage SiC MOSFETs[J]. IEEE Transactions on Power Electronics, 2023, 38(9): 10554-10558.
[22] Zhang Xinsong, Zheng Yizhuan, Zhang Lei, et al. A novel gate-buck-based drive circuit for mitigating the degradation of SiC MOSFETs during short circuit[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2025, 13(3): 3218-3232.
[23] Chen Min, Xu Dehong, Zhang Xingyao, et al. An improved IGBT short-circuit protection method with self-adaptive blanking circuit based on VCE measu- rement[J]. IEEE Transactions on Power Electronics, 2018, 33(7): 6126-6136.
A Short-Circuit Detection Circuit for SiC MOSFET Based on Drain-Source Voltage Pulse Monitoring
Abstract The pursuit of lower on-resistance and higher thermal conductivity in SiC MOSFETs, achieved through a reduced chip area compared to comparable silicon (Si) IGBTs, renders them susceptible to intensified electro-thermal stress during short-circuit (SC). Their short-circuit withstand time (SCWT) is limited to 2 ms to 8.5 ms, inversely depending on junction temperature, gate-source voltage (VGS), and drain-source voltage (VDS). Moreover, prolonged SC exposure leads to gate-oxide degradation, a centerward shift in transfer characteristics, and compromised dynamic performance in SiC MOSFETs. However, SC detection methods for SiC MOSFETs based on parameters such as VDS, drain current (ID), the slope of ID (dID/dt), gate current (IG), power loss, and the slope of VDS (dVDS/dt) often suffer from drawbacks, including difficult parameter setting, limited response speed, package constraints, and circuit complexity. Their practical implementation is heavily dependent on application conditions, often requiring complex, case-specific parameter tuning.
This paper proposes a novel SC detection method for SiC MOSFETs based on VDS pulse monitoring. It identifies a hard switching fault (HSF) by monitoring the presence or absence of the negative VDS pulse during the turn-on transient. A fault under load (FUL) is diagnosed by detecting the presence of the positive VDS pulse during the steady conduction period. The parameter tuning for the proposed HSF detection relies on the normal turn-on transient of the SiC MOSFET, ensuring a non-destructive selection of the protection threshold and response time. The FUL detection response time is primarily determined by the VDS rise speed, and a multi-level logic-based judgment effectively prevents false alarms. In practice, the circuit requires no Kelvin-source connection, minimizes the number of integration points with power modules, and exhibits minimal bus-voltage dependence. Furthermore, as the detection circuit shares the same reference potential as the SiC MOSFET to which it is connected in parallel, it eliminates the need for high-voltage isolation or high-bandwidth components, resulting in a low-cost, simple structure. This paper elaborates on the operational principle of the proposed SC detection circuit and presents the methodology for selecting its components. It also analyzes the impact of main circuit parasitic parameters on detection accuracy and reliability.
An experimental prototype was fabricated and evaluated on the SC test platform using two types of SiC MOSFETs under different DC bus voltages. The results demonstrate that for a high-current (25 A) device, the circuit achieves response times of 185 ns for a hard-switching fault (HSF) and 178 ns for a fault under load (FUL). When applied to a low-current (7 A) MOSFET, these times are reduced to 82 ns and 64 ns, respectively. Furthermore, tests confirm that the detection response time remains independent of the DC bus voltage within a range from 300 V to 500 V, thereby greatly simplifying parameter tuning in practical applications. Finally, the detection circuit's performance is also validated under a bridge-arm shoot-through fault scenario. The alarm waveforms captured for two series-connected SiC MOSFETs under different SC conditions attest to their suitability for complex fault scenarios.
keywords：SiC MOSFET, short-circuit detection, drain-source voltage, pulse monitoring
中图分类号：TM46
DOI: 10.19595/j.cnki.1000-6753.tces.250978
中央高校基本科研业务费（3132024108）、中国博士后科学基金（2023M740462）和国家自然科学基金（52471374）资助项目。
收稿日期 2025-06-06
改稿日期 2025-09-28
周 野 男，1987年生，博士，讲师，研究方向为功率开关器件驱动、保护及串并联应用。
E-mail: 308744199@163.com
薛征宇 男，1972年生，博士，副教授，研究方向为电力电子与电力传动、电力系统及其故障诊断。
E-mail: xuezy@dlmu.edu.cn（通信作者）
（编辑 陈 诚）