图1 谐振辅助驱动电路
Fig.1 Resonant auxiliary drive circuit
摘要 随着SiC MOSFET开关频率的不断增加，逆变器桥臂串扰现象越发严重并易造成桥臂直通短路，这限制了SiC MOSFET开关频率的进一步提高。该文提出一种SiC MOSFET串扰抑制的谐振辅助驱动电路，通过在栅源之间添加电容电感辅助谐振电路，能够在SiC MOSFET关断期间完成负压到零压的变化，同时不需要使用有源器件。当SiC MOSFET开通时，辅助电路让栅极电压从0.7V上升而非负压上升，相较于传统驱动电路，开关速度更快、开关损耗更低；而且同时具备抑制正向串扰和反向串扰的优点。该文分析电路的参数设置，并通过仿真和实验验证了该电路相对于传统驱动电路的优势。
关键词：串扰抑制 SiC MOSFET 谐振辅助驱动电路 无源电路
随着逆变器工作频率的不断增加，宽禁带半导体材料SiC、GaN以其更低的导通电阻、更低的结温、更好的稳定性以及更高的开关频率，成为能替代Si材料的一种极具前景的半导体材料。由于SiC的这些关键优势，使用SiC MOSFET在各种功率变换器的应用场景中可以有效地打破开关频率的瓶颈，降低开关功耗和体积，同时能够提高功率逆变器的功率密度和效率[1-4]。
然而，在实际的桥式电路中，随着开关频率的不断提高，在低频影响不明显的杂散参数会因较高的dv/dt和di/dt产生能够损害系统运行的电压电流振荡、尖峰[5]。相对于传统的Si MOSFET，SiC MOSFET具有更低的开通电压阈值、较低的最大栅源极允许负压，因此在桥式电路中，同一桥臂互补器件之间的相互作用会变得更加严重。同一桥臂，上管开通瞬间引起的正向杂散脉冲可能更容易导致下桥臂栅源极电压超过阈值触发误导通，引发严重的桥臂短路。同理，关断瞬间引起的负杂散脉冲很容易突破SiC MOSFET栅源间最低容许电压，从而击穿SiC MOSFET[6-7]。因此串扰问题成为制约SiC走向更高频率的一个重要障碍。为了保证SiC MOSFET设备运行的可靠性，串扰的抑制是急需解决的问题。
在以往的串扰抑制研究中，大多数学者针对串扰的解决办法可分为以下几类：
（1）栅源极并联电容。通过增加栅源极等效电容来遏制串扰引起的尖峰大小[8-10]。这种方法设计简单、串扰抑制效果好；但是另一方面会影响SiC MOSFET的开关速度，不利于SiC MOSFET的高速开通，同时也会增大开通和关断损耗。
（2）采用主动门极驱动。文献[11-12]通过主动打开辅助晶体管，使额外的辅助电容器并联在栅源极之间，从而在串扰发生时主动抑制，不影响开关速度。文献[13]通过主动向源极注入与串扰电流相反的米勒电流从而抵消串扰的影响，相对于传统的主动门极驱动，其电路更简单。文献[14]采用四电平的方式能抑制串扰优化SiC MOSFET开关管的开关速度。由于控制的复杂性，大多数主动门极电路较为复杂，设计难度高。
（3）负压关断和多电平驱动。利用负压关断可以有效地提升关断速度，同时能够抑制正向开通串扰，但是与之而来的一个问题，在桥臂另一开关管关断时刻会引起更大的负压尖峰，严重时可能会击穿SiC MOSFET。文献[15]提出了一种智能的栅极驱动器，通过辅助晶体管和二极管进行主动控制以产生多电平来抑制正负串扰尖峰，并取得了很好的效果。文献[16]提出了一种控制三极管开断实现栅极电压多电平来抑制串扰。但是有源器件的加入不仅引入了额外的控制信号，还增加了隔离器件等各种辅助器件，使得电路变得复杂。文献[17]对此做出改进，使用RC辅助回路延迟开通SiC MOSFET器件来产生多电平信号，但是依然引入有源器件，需要增加至少一路PWM信号，使得软件设计复杂性增加。
SiC器件的栅极驱动设计非常重要，它能够影响器件的工作性能[18]。SiC MOSFET的栅极驱动需要有抑制串扰能力，否则必须牺牲SiC MOSFET的开关速度换取更稳定的运行。文献[19]提出了一种RCD电平移位电路，通过两个电容的分压实现了只需要一个正压电压源便可以实现负压关断的门极电路，但是它也存在一定的局限性。由于关断驱动电平只有负压关断，虽然有效地遏制了正向开启串扰的影响，与此同时加剧了负压串扰，在互补开关管关断时，负压串扰能很轻松地低于栅极最低承受电压，针对上述SiC MOSFET串扰抑制方法存在的局限性，本文提出了一种谐振驱动电路，该谐振辅助驱动电路通过对R、L、C等无源器件的参数整定和电路设置，能够在仅增加无源器件的条件下提供抑制负压串扰和正压串扰抑制的能力，同时不影响SiC MOSFET的开关速度。
本文在RCD电路的基础上提出了一种能够有效抑制桥臂串扰的谐振多电平电路。其设计思路和参数选择如下。
谐振辅助驱动电路如图1所示，图中，SiC MOSFET的等效模型由栅漏极结电容Cgd、栅源极结电容Cgs、漏源极结电容Cds组成，Rg为栅极驱动电阻，RCD回路由电容Cq、Cp和电阻Rq、Rp组成，通过Rq和Rp的比值可以实现电容Cq和Cp的分压，从而实现电源模块仅提供正电压便可进行负压关断和正压开启。同时增加了辅助电路以实现在负压串扰时能有足够的裕度，防止负压损坏栅极。
图1 谐振辅助驱动电路
Fig.1 Resonant auxiliary drive circuit
在驱动开启电压来临时，电源模块提供电压VGG会给Cq充电使其能够在关断时提供足够的负压，从而在快速关断SiC器件的同时抑制正向串扰电压尖峰。其中Rq和Rp为两个大电阻，为Cq、Cp提供预想的分压。在驱动电压关断时，电容Cq已经积攒足够的电荷，从而给门极提供负压关断，与此同时由Cq、Lr、VD2形成的回路工作，使电容Cq上的能量转移至电感Lr，由于电感电流不能突变，所以只要设计好Cq、Lr的时间常数，便可在死区时间之后、互补开关管开通时，仍然保持足够的负压来抑制即将到来的正向串扰。在死区时间之后，电容的能量逐渐衰减并转移至电感Lr上，当Cq电压衰减至一个二极管的开通电压时，Cq电压被VD1钳制。回路电感电流通过回路VD1-VD2-Lr近似保持不变，从而在下一个开启时刻来临时加快门极的充电速度并回馈能量给电源。总的来说，该电路能够在栅极正尖峰时提供足够的负电平以抵冲尖峰，并在栅极负尖峰来临之前将栅极电压拉高到微高于零电平，从而能够抵御到来的负压尖峰。本文提出的电路全部使用无源器件实现了类似于多电平串扰抑制驱动电路的操作，相对于传统的多电平移位电路，该电路不需要额外的PWM脉冲，且能够有效地抑制正向尖峰的同时保证不会有过低的负压串扰尖峰。本文提出的辅助电路分为以下几个阶段。
1）预备充电阶段
首先通过持续供给开通信号给RCD回路充电，使电容Cp、Cq达到初始电压，其中分压值由电阻比决定。驱动芯片提供的电源电压为24V，导通二极管VD2压降被近似为0。稳定后电容分压分别为
（1）
（2）
式中，VCp、VCq分别为电容Cp、Cq上的电压。预备充电阶段等效电路如图2所示，ig为充电电流。
图2 预备充电阶段等效电路
Fig.2 Equivalent circuit of preparatory charging stage
充电时间由Cq、Cp、Rq、Rp共同决定，当预备阶段导通时等效电路如图2所示，其预备充电过 程为
（3）
（4）
经过拉氏变换后得
（5）
令
、
得
（6）
由式（6）可知，在预备阶段VCp的最终电压为
，预备阶段时间常数为R0C0，所以控制Rp和Rq的值可控制电路开启电压和关断电压。时序如图3所示，图中，Vgg=VCp+Vd，Vd为二极管VD1、VD2的导通管压降。
图3 时序
Fig.3 Sequence diagram
2）正常工作阶段
不同模态导通情况如图4所示。
[0, t0
阶段，Vgs_L电压平稳处于开路状态，其电压值为VCp+Vd，辅助电路被VD3隔断。
[t0, t4阶段，在忽略串扰的情况下，在关断信号来临时，驱动电路电压降为0V，此时辅助电路导通情况如图4a所示，二极管VD2由电容Cp反压关断，因电容Cp远大于门极电容Cgs，则其在关断过程中电容电压近似不变。此时电容Cq为栅极提供负压，使其快速关断。同时Cq-Lr-VD3回路导通，电容Cq的能量向电感Lr转移，使其负压逐渐至零。通过对其能量转移时间的整定，可以实现在正向串扰来临时能够提供负压削弱其尖峰值。
图4 不同模态导通情况
Fig.4 Conduction of different modes
[t4, t7阶段，如图4b所示，随着电容能量Cq向着电感Lr不断转移，电容电压不断下降至0V，随后在二极管VD1的钳位下，电容电压保持为一个二极管的正向导通压降Vd。在电容Cq电压反向达到一个二极管管压降后，VD1导通，电感通过二极管VD1、VD3续流，能量缓慢流失。与此同时，门极电压被电容Cq并联，通过设计电容Cq远大于SiC MOSFET寄生电容Cgs，可以钳制门极电压不至于误导通，即Cq
Cgs。在负压串扰来临时，电容Cq给栅极提供一个二极管导通压降的正压，能够很好地抑制负压尖峰的峰值，保护栅极不被击穿。
[t7, t8] 阶段，如图4c所示，在导通瞬间，二极管VD2打开，下桥臂SiC MOSFET栅源极电压由隔离驱动电源（IC）进行充电，同时电容Cp、钳位二极管同时钳制栅极电压至VCp+Vd。使门极电压能快速上升至VCp+Vd，同时电容Cq由回路VGG-Cq-VD2-VDz进行充电，为下一次关断做准备，由于钳位二极管VDz钳制，VCq充电完成电压为VGG-Vz-Vd。所以只要对稳压二极管VDz选取合适的值即完成关断负压的设计。
1）开通阶段
在开通时刻，开启状态等效电路如图5所示，此时Cq通过稳压二极管VDz进行快速充电，充电电压为VGG-Vz-Vd，Vz为稳压二极管的导通压降。为了在稳压二极管上升时间内对电容Cp充电时对VCp的影响较小，电容Cp值需尽量大于电容Cq，即CpCq，本文选取Cp=100Cq。
图5 开启状态等效电路
Fig.5 Open state equivalent circuit
2）关断阶段一
关断时，电路可分为两个阶段：电容电感谐振阶段和电感能量维持阶段。电容电感谐振阶段拉式变换后频域电路可等效为如图6所示的关断状态一简化电路。图中，VCq为负压关断阶段电容Cq的初始电压，求得栅极电压Vgs为
（7）
当CpCq时，式（7）可以简化为
图6 关断状态一简化电路
Fig.6 Simplified circuit of the first turn off stage
（8）
转化为时域可得
（9）
由式（9）可知，当栅极电压Vgs=0时，上升时间tk为
（10）
调整电容和电感的值可改变栅极电压到0时刻，从而能够在正向串扰来临前将电压调回足够的裕度以抵御负压串扰。为了得到更好的负串扰抑制效果，需要栅极电压在正向串扰来临时维持较高的电压，tk为栅极电压到零时间。
谐振阶段随关断时间变化，栅极电压相对于初始负压百分比见表1。由表1可知，当时间t＜0.28tk时，栅极电压能够保持超过90%的初始负压，在正向串扰来临时有很好的串扰抑制效果。所以设计在
表1 谐振阶段随关断时间变化，栅极电压相对于初始负压百分比
Tab.1 The percentage of gate voltage relative to the initial negative pressure over time
t/tkVgs/Vee(%) 0100 0.0599.69 0.198.77 0.2592.39 0.2890.48 0.3585.26 0.570.71 0.915.64
死区时间DT结束后，互补开关管开通时刻thon应当满足thon＜0.28tk，即
（11）
但是谐振周期也不能过长，为了在负压串扰时能够回到微正压的电位，同时在下桥臂SiC MOSFET开关管开通时能够缩短开通时间，栅极电压到零时间应该满足
（12）
式中，tonmin为在桥臂电路变占空比的应用中开关管最小的导通时间。如果应用处于固定占空比电路，则tk的设计要更加简单，只需小于开通时间即可。在SVPWM的应用中，有最小脉冲和最大脉冲限制，一般来说，实际占空比限制在0.1～0.9之间。所以根据式（10）、式（11）可以确定谐振时间常数。但是由于该辅助电路在提前开通的情况下仅仅损失一小部分的正压串扰抑制能力，并不会对电路稳定性造成影响，由表1可知，在0.9tk时，栅极电压已经降为15.64%VCq，实际的负压已经很轻微。所以在设计过程中可以适当放开谐振周期tk设计，以获得更好的正压串扰抑制效果。
3）关断阶段二
关断的第二个阶段简化电路如图7所示，该阶段电容Cq能量完全转移至电感Lr上时，其电压被二极管VD1钳位，电感Lr在VD1和VD3回路续流。其中二极管VD1应当选用导通压降较小、导通速度快的肖特基二极管，防止电容Cq过充，在该阶段，电容Cq给栅极维持着一个二极管导通压降的正电压，能够在互补开关管关断，负压串扰来临时提供比零电平更好的串扰抑制效果，也能在下桥臂SiC MOSFET开通时更快开通。如果选用的二极管VD1、VD2压降较小，电感Lr能量未完全消耗，则其能在下个开启时刻来临时加速下桥臂开通，同时向电源回馈能量。
图7 关断第二阶段简化电路
Fig.7 Simplified circuit of the second turn off stage
驱动电路参数完成设计之后，由于电感Lr和电容Cq的谐振时间常数固定，该驱动电路的关断时间在大于谐振时间时才能获得最佳的串扰抑制效果，所以在脉宽调制的应用中需要按照最小关断时间对电感Lr由电容Cq进行选择。
当按照某一开关频率fi进行驱动电路设计，死区时间保持不变时，降低开关频率不会降低辅助电路的串扰抑制效果。开关频率上升至fk时，频率增加互补开关管关断时刻分布如图8所示，其中，S1为开关频率fi下互补桥臂关断时刻分布集合，S2为开关频率fk下互补桥臂关断时刻分布集合，互补开关管在死区时间后开启依然会有等额的正向串扰抑制效果，但是由于频率的上升，互补开关管关断时刻分布变窄，造成一部分互补开关管关断时刻在栅极电压到零之前，使得负压串扰抑制效果相对于正常情况下有所减低，但是相对于负压关断驱动电路依然具备优势。同时在整定好参数后增大开关频率造成的开通时刻提前对驱动电路正常驱动SiC MOSFET几乎没有影响。
图8 频率增加互补开关管关断时刻分布
Fig.8 Distribution diagram of the closing time of the complementary SiC MOSFET with frequency increase
综上所述，通过整定电容Cq和电感Lr的值可以确定驱动关断期间电压到零的时间，从而实现所需开关频率下的串扰抑制能力。相对于传统驱动，该辅助电路能够以负压迅速关断SiC MOSFET，具有良好的驱动特性，同时能够兼备正向串扰抑制和负压串扰抑制的能力，不需要额外的驱动PWM信号。
辅助电路的加入不可避免的会带来损耗，该辅助电路的主要损耗在于电容Cq和电感Lr之间谐振经过二极管VD1和VD2的损耗，以及在充电情况下二极管VD3的损耗（次要损耗）。所以电容的损耗成为电路设计的一个重要方面。
开启阶段，电源加在Rp和Rq的两端，T为开关周期，产生损耗为
（13）
在设计中可以增大Rq和Rp的电阻值以降低该部分损耗。
在关断阶段一，设Rk为谐振回路电感Lr直流内阻、二极管VD3等效电阻之和，ik为谐振回路电流，则关断阶段一损耗能量为
（14）
求得
（15）
关断阶段二，电感能量在消散电感Lr内阻、二极管VD1和VD3导通电阻，关断阶段二持续时间决定该阶段损耗，完全消散时间为
（16）
取tk=0.1T，联合式（10）和式（16）可得
（17）
在最坏的情况下，即关断时间大于DT+0.1T+ tall，电容电感谐振时所有的能量全部消散在二极管VD2、VD3、电感Lr直流内阻、电阻Rq和电阻Rp上时，关断阶段一和关断阶段二能量损耗为
（18）
在Cq=100nF的条件下，当频率发生变化时，只需要改变电感Lr的值即可改变谐振时间长度。不同频率下辅助电路最大损耗见表2。同时，为了降低辅助电路损耗，可以适当降低Cq容值，但会损失一定的钳位能力。
表2 不同频率下辅助电路损耗
Tab.2 Auxiliary circuit loss at different frequencies
频率/kHz损耗/W 100.038 200.052 500.090 1000.153 5000.653 1 0001.278
本文采用Cadence旗下的Pispice进行仿真，搭建了同步Buck电路和双脉冲测试平台进行模拟，仿真电路如图9所示。驱动电路参数见表3，同步Buck实验参数见表4，SiC MOSFET选择罗姆公司的SCT3080KL，其开启阈值Vth=2.7V，栅极最大负压Vmax=-6.5V。仿真结果如图10、图11所示。
图9 Pispice仿真电路
Fig.9 Schematics of Pispice simulations
表3 驱动电路参数
Tab.3 Parameters of drive circuit
参 数数 值 Rg/W10 Cq/nF100 Cp/mF10 Lr/mH56 Vz/V18 Rq/kW3 Rp/kW9 Vd/mV510
表4 Buck测试电路参数
Tab.4 Parameter of Buck test circuit
参 数数 值 R/W20 C/nF680 Vdc/V200 L/mH1
2.1.1 同步Buck仿真结果
同步Buck测试仿真结果如图10所示。图10a中，传统的零电压关断驱动在正向串扰来临时，其正压尖峰4.8V已经大大超过SiC MOSFET的开启阈值电压，容易引起误导通，增加桥臂直通的风险，同时增大SiC MOSFET的导通损耗。图10b为利用负压关断抑制正向串扰的情况，其正压尖峰在负压关断的条件下，削减为0.2V，但是在互补开关管关断时，引起的负压尖峰已经达到-7.8V，严重影响栅极性能。
图10 同步Buck测试仿真结果
Fig.10 Simulation results of synchronous Buck test
针对以上现象提出的谐振辅助驱动电路吸收两种传统电路的优势，同时能够弥补两种电路的劣势。能够将正压尖峰降低至1.2V的同时，将负压尖峰减弱至-2.8V，这将极大地提升驱动电路的稳定性。由图10c可知，该电路相对于传统电路在抑制串扰方面有很大的优势。
2.1.2 双脉冲测试仿真结果
双脉冲测试仿真结果如图11所示，相对于零电压关断驱动电路，其正向串扰从5.1V降低至1.1V，低于SiC MOSFET的开启阈值，减少了误开通风险，另外相对于负压关断驱动电路，反向串扰电压值降低至-5.9V，缓解了过低负压带来的栅极击穿问题。
图11 双脉冲测试仿真结果
Fig.11 Simulation results of double pulse test
2.2.1 同步实验结果
本节搭建了谐振辅助驱动电路的硬件平台，驱动电路如图12所示，包括隔离电源模块、光耦隔离模块和增加的辅助电路。同时搭建了同步Buck变换器和双脉冲测试硬件平台，测试平台如图13所示，电路参数与仿真保持一致。
图12 谐振辅助驱动电路
Fig.12 Resonance auxiliary driver circuit diagram
图13 同步Buck电路和双脉冲测试电路测试平台
Fig.13 Synchronous Buck circuit and double pulse test circuit hardware platform
图14为本文提出的谐振辅助驱动电路波形，从图中可以看出，导通时驱动电压为18V，关断电压
图14 谐振辅助驱动电路波形
Fig.14 Resonance auxiliary driver circuit waveforms
为-5.1V，并逐渐上升至0.7V。由于关断期间电容由二极管钳位，二极管的导通压降导致了其关断后电压不是绝对的0V，而为0.7V左右。
图15显示了在Buck测试电路下零电压关断时串扰情况，从图中可以看出，上管开通时引起的正压串扰值为4.1V，超过了SCT 3080KL的开启阈值，容易引起误开通。图16显示了Buck测试电路下负压关断情况下的串扰情况，虽然负压关断能够抑制正压串扰至1.8V，但是其会将反向串扰加剧至-6.1V。Buck电路谐振辅助驱动串扰实验结果如图17所示，采用谐振辅助驱动电路的情况下，正压串扰降低至0.6V，反向尖峰降低至-1.2V。
图15 Buck电路零电压关断驱动串扰实验结果
Fig.15 Buck circuit zero voltage turn-off driver experimental results
图16 Buck电路负电压关断驱动串扰实验结果
Fig.16 Buck circuit negative voltage turn-off driver experimental results
2.2.2 双脉冲实验结果
在同步Buck测试平台中，误开通会引起电流急剧增大，容易烧毁测试平台，进一步测试串扰抑制性能会导致同等电压、电流等级下的对照实验串扰过大，引起短路和栅极击穿的情况出现，严重会烧毁电路。为了进一步测试高电流情况下的串扰抑制情况，搭建了双脉冲测试平台进行实验，在双脉冲测试实验中，电压等级为200V，测试电流为37A。
图17 Buck电路谐振辅助驱动串扰实验结果
Fig.17 Buck circuit resonant auxiliary turn-off driver experimental results
零电压关断驱动串扰双脉冲实验结果如图18所示，在零电压关断的传统驱动电路中，在互补开关管开通时，正向串扰达到5.6V，大大超过了SCT3080KL的开启阈值，容易引起误开通现象的发生，互补开关管关断引起的反向串扰则在正常范围为-4.2V。负压关断驱动串扰双脉冲实验结果如图19所示，负压关断的驱动电路中，互补开关管关断引起反向串扰尖峰达-7.9V，低于SCT3080KL允许的最低的栅极电压值，容易击穿栅极。本文采用的谐振辅助驱动电路中，其驱动串扰双脉冲实验结果如图20所示，互补开关管开通引起的正压串扰尖峰为1.8V，互补开关管关断引起的反向负压尖峰为-3.6V，均处于正常工作范围内。不同驱动在不同测试环境下的串扰大小见表5。
图18 零电压关断驱动串扰双脉冲实验结果
Fig.18 Zero voltage turn-off driver in double pulse experimental results
图19 负压关断驱动串扰双脉冲实验结果
Fig.19 Negative voltage turn-off driver in double pulse experimental results
图20 谐振辅助驱动电路驱动串扰双脉冲实验结果
Fig.20 Resonance auxiliary driver circuit driving in double pulse experimental results
表5 不同驱动在不同测试环境下的串扰大小
Tab.5 Crosstalk of different drivers in different test environment
参 数串扰同步Buck/V双脉冲/V 零压关断驱动电路正压4.15.6 反向-1.8-4.2 负压关断驱动电路正压1.81.3 反向-6.1-7.9 谐振辅助驱动电路正压0.61.8 反向-1.2-3.6
本文针对基于SiC MOSFET的桥臂电路在互补开关管高频开关时容易产生正压尖峰和负压尖峰的问题，提出了一种SiC MOSFET串扰抑制的谐振辅助驱动电路，能够在有效抑制正向串扰电压尖峰的同时保护栅极不被负压尖峰击穿。采用该电路的SiC MOSFET驱动电路结合了传统的零压关断驱动电路和负压关断驱动电路在抑制上的优势，在双脉冲测试中将正向串扰降低为1.8V，同时将反向串扰尖峰抑制在-3.6V，有效抑制桥臂串扰现象。同时该电路由无源器件组成，无需多余的PWM信号输入，抗干扰能力强且易于实现。由于增加了无源器件，该辅助驱动电路会不可避免地带来额外损耗，在后续的工作中可以增加能量回收回路以减少损耗。
参考文献
[1] Josifović I, Popović-Gerber J, Ferreira J A. Improving SiC JFET switching behavior under influence of circuit parasitics[J]. IEEE Transactions on Power Electronics, 2012, 27(8): 3843-3854.
[2] 吴海富, 张建忠, 赵进, 等. SiC MOSFET短路检测与保护研究综述[J]. 电工技术学报, 2019, 34(21): 4519-4528.
Wu Haifu, Zhang Jianzhong, Zhao Jin, et al. Summary of research on short circuit detection and protection of SiC MOSFET[J]. Transactions of China Electro- technical Society, 2019, 34(21): 4519-4528.
[3] 王莉娜, 马浩博, 袁恺, 等. SiC MOSFET半桥电路开关瞬态过电流、过电压建模与影响因素分析[J]. 电工技术学报, 2020, 35(17): 3652-3665.
Wang Lina, Ma Haobo, Yuan Kai, et al. Switching transient overcurrent and overvoltage modeling and influencing factors analysis of SiC MOSFET half- bridge circuit[J]. Transactions of China Electro- technical Society, 2020, 35(17): 3652-3665.
[4] 何杰, 刘钰山, 毕大强, 等. 电压探头对宽禁带器件高频暂态电压精确测量的影响[J]. 电工技术学报, 2021, 36(2): 362-372.
He Jie, Liu Yushan, Bi Daqiang, et al. The influence of voltage probe on the accurate measurement of high frequency transient voltage of wide bandgap devices[J]. Transactions of China Electrotechnical Society, 2021, 36(2): 362-372.
[5] Zhao Jun, Wu Liang, Li Zhenyu, et al. Analysis and suppression for crosstalk in SiC MOSFET turn-off transient[C]//2020 IEEE 9th International Power Electronics and Motion Control Conference, Asia, 2020: 1145-1150.
[6] Li Hong, Jiang Yanfeng, Qiu Zhidong, et al. A predictive algorithm for crosstalk peaks of SiC MOSFET by considering the nonlinearity of gate- drain capacitance[J]. IEEE Transactions on Power Electronics, 2021, 36(3): 2823-2834.
[7] Zhang Zheyu, Zhang Weimin, Wang F, et al. Analysis of the switching speed limitation of wide band-gap devices in a phase-leg configuration[C]//2012 IEEE Energy Conversion Congress and Exposition (ECCE), Raleigh, 2012: 3950-3955.
[8] 刘帆, 朱德文, 吴钫, 等. SiC MOSFET建模及驱动电路设计[J]. 电力电子技术, 2018, 52(12): 133-136.
Liu Fan, Zhu Dewen, Wu Fang, et al. Modeling and driving circuit design of SiC MOSFET[J]. Power Electronics Technology, 2018, 52(12): 133-136.
[9] 秦海鸿, 朱梓悦, 王丹, 等. 一种适用于SiC基变换器的桥臂串扰抑制方法[J]. 南京航空航天大学学报, 2017, 49(6): 872-882.
Qin Haihong, Zhu Ziyue, Wang Dan, et al. A method of crosstalk suppression for SiC based converters[J]. Journal of Nanjing University of Aeronautics and Astronautics, 2017, 49(6): 872-882.
[10] Lu Zhebie, Li Chengmin, Wu Han, et al. Design of active SiC MOSFET gate driver for crosstalk supper- ssion considering impedance coordination between gate loop and power loop[C]//2019 IEEE Applied Power Electronics Conference and Exposition (APEC), Anaheim, 2019: 986-990.
[11] Wang Panbao, Zhang Linzhi, Lu Xiaonan, et al. An improved active crosstalk suppression method for high-speed SiC MOSFETs[J]. IEEE Transactions on Industry Applications, 2019, 55(6): 7736-7744.
[12] 李辉, 黄樟坚, 廖兴林, 等. 一种抑制SiC MOSFET桥臂串扰的改进门极驱动设计[J]. 电工技术学报, 2019, 34(2): 275-285.
Li Hui, Huang Zhangjian, Liao Xinglin, et al. An improved gate drive design to suppress crosstalk of SiC MOSFET bridge arms[J]. Transactions of China Electrotechnical Society, 2019, 34(2): 275-285.
[13] Zhang Boyi, Wan Shuo. A crosstalk suppression technique for SiC MOSFETs in the bridge-leg con- figuration[C]//2020 IEEE Applied Power Electronics Conference and Exposition (APEC), New Orleans, 2020: 1513-1520,
[14] Zhang Binfeng, Xie Shaojun, Xu Jinming, et al. A magnetic coupling based gate driver for crosstalk suppression of SiC MOSFETs[J]. IEEE Transactions on Industrial Electronics, 2019, 64(11): 9052-9063.
[15] Zhang Zheyu, Dix J, Wang F F, et al. Intelligent gate drive for fast switching and crosstalk suppression of SiC devices[J]. IEEE Transactions on Power Elec- tronics, 2017, 32(12): 9319-9332.
[16] Li Chengmin, Lu Zhebie, Chen Ying, et al. High off-state impedance gate driver of SiC MOSFETs for crosstalk voltage elimination considering common- source inductance[J]. IEEE Transactions on Power Electronics, 2020, 35(3): 2999-3011.
[17] Liu Chunhui, Zhang Zhengda, Liu Yifu, et al. Smart self-driving multilevel gate driver for fast switching and crosstalk suppression of SiC MOSFETs[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2020, 8(1): 442-453.
[18] 张建忠, 吴海富, 张雅倩, 等. 一种SiC MOSFET谐振门极驱动电路[J]. 电工技术学报, 2020, 35(16): 3453-3459.
Zhang Jianzhong, Wu Haifu, Zhang Yaqian, et al. A kind of SiC MOSFET resonant gate driver circuit[J]. Transactions of China Electrotechnical Society, 2020, 35(16): 3453-3459.
[19] Wang Jianjing, Chung H S. A novel RCD level shifter
for elimination of spurious turn-on in the bridge-leg configuration[J]. IEEE Transactions on Power Elec- tronics, 2015, 30(2): 976-984.
A Resonant Auxiliary Drive Circuit for SiC MOSFET to Suppress Crosstalk
Abstract With the increase of the switching frequency of SiC MOSFETs, the crosstalk of inverter bridge arm becomes more and more serious, and it is easy to cause the bridge arm through short circuit, which limits the further increase of the switching frequency of SiC MOSFETs. In this paper, a resonant auxiliary driving circuit for SiC MOSFET crosstalk suppressionis proposed. By adding a capacitor inductor auxiliary resonant circuit between the gate and the source, the negative voltage can be changed to zero voltage during the turn-off period of SiC MOSFETs without any active devices. When the SiC MOSFET is turned on, the auxiliary circuit makes the gate voltage rise from 0.7V instead of a negative voltage. Compared with the traditional driving circuit, the switching speed is faster and the switching loss is lower, and alsohas the advantages of forward and reverse crosstalk suppression. This paper analyzes the parameter setting of the circuit, and verifies the advantages of the circuit through simulation and experiment.
keywords：Crosstalk suppression, SiC MOSFET, resonant auxiliary drive circuit, passive circuit
DOI: 10.19595/j.cnki.1000-6753.tces.210599
中图分类号：TM23
黄勇胜 男，1997年生，硕士研究生，研究方向为SiC MOSFET串扰现象分析及其抑制策略。E-mail: 302737465@qq.com
张建忠 男，1970年生，研究员，博士生导师，主要研究领域为新能源发电和电力电子技术。E-mail: jiz@seu.edu.cn（通信作者）
国家自然科学基金重点资助项目（51991384）。
收稿日期 2021-04-27
改稿日期 2022-02-27
（编辑 陈 诚）